| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·纠错编码发展历程 | 第7-8页 |
| ·研究LDPC 码的意义 | 第8-9页 |
| ·LDPC 码的研究现状 | 第9-10页 |
| ·本文主要研究工作和内容安排 | 第10-12页 |
| 2 LDPC 码的编译码算法分析 | 第12-36页 |
| ·信道容量与香农限 | 第12-15页 |
| ·LDPC 码的定义及Tanner 图表示 | 第15-20页 |
| ·LDPC 码的最小距离和围长 | 第20-21页 |
| ·LDPC 码译码算法 | 第21-29页 |
| ·LDPC 码编码算法 | 第29-35页 |
| ·本章小结 | 第35-36页 |
| 3 (3,k)正则LDPC 码的联合编、译码方案 | 第36-51页 |
| ·译码算法 | 第36-38页 |
| ·(3,k)正则LDPC 码的编、译码联合设计 | 第38-46页 |
| ·改进(3,6)正则部分并行LDPC 码译码器结构 | 第46-47页 |
| ·编码方案 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 4 (3,6)正则LDPC 码译码器的FPGA 实现 | 第51-73页 |
| ·量化方案 | 第51-55页 |
| ·码的挑选与定点性能仿真 | 第55-59页 |
| ·译码器总体结构 | 第59-60页 |
| ·校验节点 | 第60-64页 |
| ·置换网络与译码地址产生器 | 第64-66页 |
| ·变量节点 | 第66-69页 |
| ·迭代控制单元 | 第69页 |
| ·输入输出单元 | 第69-70页 |
| ·各单元级联 | 第70-71页 |
| ·本章小结 | 第71-73页 |
| 5 全文总结与展望 | 第73-75页 |
| ·全文总结 | 第73页 |
| ·展望 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-80页 |
| 附录1 攻读硕士学位期间发表论文目录 | 第80-81页 |
| 附录2 攻读硕士学位期间参与的科研项目 | 第81页 |