| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·课题背景 | 第9-11页 |
| ·CABAC 硬件解码器的瓶颈与进展 | 第11页 |
| ·论文的内容组织 | 第11-13页 |
| 2 算术编解码及CABAC 编解码原理 | 第13-27页 |
| ·算术码 | 第13-18页 |
| ·CABAC 编码原理 | 第18-19页 |
| ·CABAC 解码原理 | 第19-26页 |
| ·本章小节 | 第26-27页 |
| 3 CABAC 解码实现的优化设计 | 第27-47页 |
| ·参考数据的优化 | 第27-36页 |
| ·概率模型地址计算的优化 | 第36-41页 |
| ·对解码环节的加速设计 | 第41-46页 |
| ·本章小节 | 第46-47页 |
| 4 CABAC 解码电路的实现架构 | 第47-63页 |
| ·硬件实现架构 | 第47-48页 |
| ·子模块优化设计说明 | 第48-58页 |
| ·性能分析 | 第58-62页 |
| ·本章小结 | 第62-63页 |
| 5 总结与前景展望 | 第63-65页 |
| ·全文总结 | 第63页 |
| ·前景展望 | 第63-65页 |
| 附录A | 第65-72页 |
| 附录B | 第72-75页 |
| 缩略语 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 致谢 | 第79-80页 |
| 攻读硕士研究生期间发表的文章 | 第80-82页 |