| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-11页 |
| ·网络处理器现状 | 第7-8页 |
| ·PCI技术背景 | 第8页 |
| ·IP Core简介 | 第8-10页 |
| ·论文结构安排 | 第10-11页 |
| 第2章 PCI协议分析 | 第11-23页 |
| ·概述 | 第11页 |
| ·PCI总线的系统结构 | 第11-12页 |
| ·PCI总线的特点 | 第12-14页 |
| ·PCI总线信号定义 | 第14-17页 |
| ·PCI总线的信号类型的电气特性 | 第14-15页 |
| ·PCI总线各类信号定义 | 第15-17页 |
| ·PCI总线命令 | 第17页 |
| ·PCI总线上的数据交易 | 第17-22页 |
| ·PCI总线的传输控制 | 第18页 |
| ·PCI局部总线的编址 | 第18-19页 |
| ·PCI总线的字节校正和字节使能 | 第19页 |
| ·PCI总线的过渡周期 | 第19页 |
| ·PCI总线的数据传输 | 第19-22页 |
| ·小结 | 第22-23页 |
| 第3章 PCI在网络处理器中的作用 | 第23-29页 |
| ·典型的网络处理器构架 | 第23-27页 |
| ·微引擎 | 第23-24页 |
| ·XScale Core | 第24-25页 |
| ·存储单元 | 第25页 |
| ·MSF模块 | 第25-26页 |
| ·C_BUS总线 | 第26-27页 |
| ·PCI TO C_BUS桥 | 第27页 |
| ·PCI外设和网络处理器内部的数据交互 | 第27-29页 |
| 第4章 基本设计思想 | 第29-41页 |
| ·PCI Bridge IP Core系统整体结构图 | 第29-30页 |
| ·分步实现 | 第30-32页 |
| ·PCI目标单元 | 第30-31页 |
| ·C_BUS从单元 | 第31-32页 |
| ·模块框图 | 第32-39页 |
| ·pci_target_unit模块 | 第33页 |
| ·Pci_target32_sm模块 | 第33页 |
| ·pci_target32_interface模块 | 第33-36页 |
| ·delayed_sync.v | 第36页 |
| ·FIFO | 第36-38页 |
| ·C_BUS_master.v | 第38-39页 |
| ·奇偶校验模块 | 第39-41页 |
| 第5章 各部分测试仿真及时序分析 | 第41-57页 |
| ·测试仿真工具简介 | 第41页 |
| ·测试目的及实现方法 | 第41-42页 |
| ·各模块功能测试结果及时序分析 | 第42-56页 |
| ·奇偶校验 | 第42-44页 |
| ·FIFO控制逻辑及数据读写 | 第44-48页 |
| ·地址译码 | 第48-50页 |
| ·目标单元状态机 | 第50-54页 |
| ·通过PCI—C_BUS桥的数据交互 | 第54-56页 |
| ·测试小结 | 第56-57页 |
| 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 研究成果 | 第63页 |