| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-14页 |
| 1．1 课题意义和引言 | 第8页 |
| 1．2 国际国内技术现状和发展趋势 | 第8-11页 |
| 1．3 流水线结构模数转换器特点 | 第11-12页 |
| 1．4 本文主要完成的工作 | 第12-14页 |
| 第二章 模拟电路设计流程 | 第14-28页 |
| 2．1 模拟电路经典设计流程 | 第14-18页 |
| 2．1．1 流程概要 | 第14-15页 |
| 2．1．2 详细步骤(step by step) | 第15-18页 |
| 2．2 混合信号中复杂数字电路设计方法 | 第18-22页 |
| 2．3 全定制版图设计技术 | 第22-28页 |
| 2．3．1 设计规则 | 第23-25页 |
| 2．3．2 设计技术 | 第25-28页 |
| 第三章 流水线结构模数转换器体系结构 | 第28-33页 |
| 3．1 流水线结构模数转换器定位以及应用场合 | 第28页 |
| 3．2 流水线结构模数转换器结构 | 第28-30页 |
| 3．3 A/D转换器的主要参数 | 第30-32页 |
| 3．3．1 失调误差 | 第31页 |
| 3．3．2 增益误差 | 第31页 |
| 3．3．3 差分非线性误差 | 第31页 |
| 3．3．4 积分非线性 | 第31页 |
| 3．3．5 信噪比 | 第31-32页 |
| 3．3．6 动态范围 | 第32页 |
| 3．4 本设计的芯片的主要技术指标 | 第32-33页 |
| 第四章 流水线结构模数转换器电路设计 | 第33-42页 |
| 4．1 系统设计 | 第33-34页 |
| 4．2 时钟电路产生电路的设计 | 第34-35页 |
| 4．3 采样保持电路的设计 | 第35-42页 |
| 4．3．1 采样保持电路的设计 | 第35-38页 |
| 4．3．2 余量增益电路的设计 | 第38-39页 |
| 4．3．3 CMOS运放的设计 | 第39-42页 |
| 第五章 比较器设计 | 第42-56页 |
| 5．1 ADC中的比较器 | 第42-43页 |
| 5．2 锁存结构 | 第43-44页 |
| 5．3 流水线ADC中常用的动态比较器结构 | 第44-47页 |
| 5．4 本设计中的比较器 | 第47-56页 |
| 5．4．1 比较器主体结构 | 第47页 |
| 5．4．2 比较器结构分析 | 第47-49页 |
| 5．4．3 比较器工作过程 | 第49-51页 |
| 5．4．4 比较电路仿真结果 | 第51-56页 |
| 第六章 动态比较器设计过程 | 第56-66页 |
| 6．1 性能要求 | 第56页 |
| 6．2 结构选取 | 第56-61页 |
| 6．3 电路图绘制 | 第61-62页 |
| 6．4 电路仿真 | 第62-63页 |
| 6．5 版图绘制 | 第63-66页 |
| 第七章 仿真结果和版图 | 第66-71页 |
| 7．1 芯片照片及版图 | 第66页 |
| 7．2 仿真结果 | 第66-70页 |
| 7．2．1 直流响应 | 第66-67页 |
| 7．2．2 交流响应 | 第67-68页 |
| 7．2．3 Signal-to-noise and distortion ratio(SNDR) | 第68-70页 |
| 7．3 A/D转换器性能总结 | 第70-71页 |
| 第八章 总结和展望 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76页 |