基于SOPC的可重构加/解密系统的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·研究现状及发展趋势 | 第8-9页 |
| ·论文主要工作及创新 | 第9-10页 |
| ·论文结构 | 第10-11页 |
| 第二章 可重构计算的基础理论 | 第11-18页 |
| ·可重构计算的基本概念 | 第11-13页 |
| ·可重构计算的分类 | 第13-14页 |
| ·可重构计算的研究难点 | 第14-15页 |
| ·可重构密码处理系统的特点 | 第15-18页 |
| 第三章 系统实现的算法基础 | 第18-32页 |
| ·分组密码算法介绍 | 第18-20页 |
| ·DES启DES算法描述 | 第20-27页 |
| ·AES算法描述 | 第27-32页 |
| 第四章 EDA技术及设计流程 | 第32-41页 |
| ·FPGA技术简介 | 第32页 |
| ·SOPC技术简介 | 第32-34页 |
| ·NiosⅡ技术简介 | 第34-37页 |
| ·本设计采用的硬件 | 第37-41页 |
| 第五章 可重构加/解密系统的设计与实现 | 第41-63页 |
| ·系统可重构分析 | 第41-43页 |
| ·算法的可重构分析 | 第41-42页 |
| ·系统结构设计 | 第42-43页 |
| ·硬件设计 | 第43-60页 |
| ·DES/3DES/AESIP核的设计 | 第43-48页 |
| ·SOPC系统集成 | 第48-60页 |
| ·软件设计 | 第60-63页 |
| 第六章 仿真测试与性能分析 | 第63-69页 |
| ·仿真测试 | 第63-65页 |
| ·DES/3DES组件仿真测试 | 第63-64页 |
| ·AES组件仿真测试 | 第64-65页 |
| ·综合测试与性能分析 | 第65-69页 |
| ·系统综合测试 | 第65-67页 |
| ·系统性能分析 | 第67-69页 |
| 第七章 总结与展望 | 第69-71页 |
| ·总结 | 第69-70页 |
| ·展望 | 第70-71页 |
| 附录 | 第71-79页 |
| 参考文献 | 第79-81页 |
| 致谢 | 第81-82页 |
| 攻读硕士学位期间取得的成果 | 第82页 |
