基于TMS320C6713 DSP的高速数据采集系统设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 引言 | 第9-12页 |
| 1 研究背景 | 第9页 |
| 2 研究现状 | 第9-11页 |
| 3 课题研究内容及意义 | 第11-12页 |
| 第一章 系统的整体设计思路 | 第12-14页 |
| ·高速数据采集处理系统一般设计要求 | 第12-13页 |
| ·本系统设计思路 | 第13-14页 |
| ·高速数据采集部分主要指标 | 第14页 |
| ·数字信号处理部分主要指标 | 第14页 |
| 第二章 系统硬件电路设计 | 第14-33页 |
| ·高速数据采集部分硬件电路设计 | 第14-27页 |
| ·高速A/D转换器的选择 | 第15-16页 |
| ·A/D驱动电路设计 | 第16-18页 |
| ·模拟输入与电压参考设计 | 第18-19页 |
| ·时钟电路设计 | 第19-20页 |
| ·电源与接地设计 | 第20-21页 |
| ·FIFO选择与电路设计 | 第21-24页 |
| ·CPLD控制电路设计 | 第24-25页 |
| ·采样缓冲同步控制 | 第24页 |
| ·DSP中断控制 | 第24页 |
| ·DSP数据读取控制 | 第24-25页 |
| ·功能仿真 | 第25页 |
| ·Tech-V总线介绍 | 第25-26页 |
| ·电路板设计 | 第26-27页 |
| ·数字信号处理部分硬件电路设计 | 第27-33页 |
| ·TMS320C6713DSP介绍 | 第27-28页 |
| ·电源电路设计 | 第28-29页 |
| ·复位电路设计 | 第29-30页 |
| ·时钟电路设计 | 第30-31页 |
| ·EMIF总线接口电路设计 | 第31-32页 |
| ·JTAG接口电路设计 | 第32-33页 |
| 第三章 系统初始化设计 | 第33-35页 |
| ·EMIF接口初始设置 | 第34页 |
| ·系统PLL和时钟逻辑设置 | 第34-35页 |
| ·DSP中断设置 | 第35页 |
| 第四章 前端自适应滤波器软件设计 | 第35-40页 |
| ·自适应滤波器介绍 | 第35-37页 |
| ·自适应滤波MATLAB仿真 | 第37页 |
| ·自适应滤波器软件算法在DSP中的实现 | 第37-40页 |
| 结论 | 第40-41页 |
| 参考文献 | 第41-44页 |
| 附录1 VHDL源程序 | 第44-48页 |
| 附录2 部分初始化程序 | 第48-51页 |
| 附录3 自适应滤波器算法DSP实现程序 | 第51-53页 |
| 致谢 | 第53页 |
| 攻读学位期间发表的学术论文目录 | 第53页 |
