基于FPGA的星载机容错技术研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 引言 | 第9-18页 |
| ·课题背景 | 第9-10页 |
| ·容错技术概述 | 第10-14页 |
| ·容错技术基本概念 | 第10页 |
| ·容错技术的发展历程 | 第10-11页 |
| ·容错技术的主要方法 | 第11-14页 |
| ·FPGA 及其在空间领域中的应用 | 第14-16页 |
| ·FPGA 简介 | 第15-16页 |
| ·FPGA 在空间领域中的应用 | 第16页 |
| ·论文主要工作 | 第16-17页 |
| ·论文结构 | 第17-18页 |
| 第2章 基于信息冗余技术的存储器容错研究与设计 | 第18-29页 |
| ·空间辐射及其对电子器件的影响 | 第18-20页 |
| ·TID 对电子器件的影响 | 第18-19页 |
| ·单粒子效应对电子器件的影响 | 第19-20页 |
| ·EDAC 在存储器容错中的应用 | 第20-22页 |
| ·EDAC 工作原理 | 第20页 |
| ·汉明码检错纠错原理 | 第20-22页 |
| ·进行EDAC 设计前的问题分析 | 第22-24页 |
| ·EDAC 实现方式 | 第22页 |
| ·所需的存储器位数 | 第22-23页 |
| ·对访问时间的影响 | 第23-24页 |
| ·EDAC 逻辑的设计与实现 | 第24-29页 |
| ·EDAC 的结构设计 | 第24-26页 |
| ·写操作时序实现 | 第26-27页 |
| ·读操作时序实现 | 第27-29页 |
| 第3章 基于硬件冗余技术的系统容错研究与设计 | 第29-52页 |
| ·系统容错策略的研究与设计 | 第29-32页 |
| ·各种容错方案在实际中的应用 | 第29-30页 |
| ·各种容错方案的可靠度模型 | 第30-31页 |
| ·微小卫星容错结构设计 | 第31-32页 |
| ·基于FPGA 仲裁板的接口设计 | 第32-35页 |
| ·与星载机的接口设计 | 第32-34页 |
| ·与其他模块的接口设计 | 第34-35页 |
| ·基于FPGA 仲裁板的功能结构设计 | 第35-46页 |
| ·故障检测模块设计 | 第36-40页 |
| ·仲裁逻辑模块设计 | 第40-43页 |
| ·切换逻辑模块设计 | 第43-45页 |
| ·仲裁器的综合实现 | 第45-46页 |
| ·仲裁器内部三模冗余设计 | 第46-50页 |
| ·内部三模冗余结构设计 | 第47-48页 |
| ·三模冗余表决器的改进 | 第48-50页 |
| ·信号的冲突与解决 | 第50-52页 |
| 第4章 FPGA 部分重配置容错技术研究与设计 | 第52-69页 |
| ·问题的提出 | 第52-53页 |
| ·部分重配置的容错方法 | 第53-55页 |
| ·部分重配置的容错方法介绍 | 第53-54页 |
| ·器件的选择与介绍 | 第54-55页 |
| ·基于模块化的部分重配置容错设计 | 第55-65页 |
| ·仲裁器的模块化部分重配置设计 | 第55-62页 |
| ·设计中需注意的问题 | 第62-63页 |
| ·模块化部分重配置的配置流程 | 第63-65页 |
| ·基于回读技术的部分重配置容错设计 | 第65-69页 |
| ·故障检测与定位 | 第65-67页 |
| ·故障清除与修复 | 第67页 |
| ·设计中需注意的问题 | 第67-69页 |
| 第5章 系统综合实现与测试 | 第69-76页 |
| ·系统硬件平台介绍 | 第69页 |
| ·EDAC 技术的实现与测试 | 第69-72页 |
| ·TMR 仲裁器技术的实现与测试 | 第72-74页 |
| ·部分重配置的实现与测试 | 第74-76页 |
| 第6章 总结与展望 | 第76-78页 |
| ·已完成的工作 | 第76页 |
| ·进一步的工作与展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 致谢 | 第82-83页 |
| 个人简历、在学期间发表的学术论文和研究成果 | 第83页 |
