| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-14页 |
| ·研究背景和意义 | 第11-12页 |
| ·研究背景 | 第11页 |
| ·研究意义 | 第11-12页 |
| ·课题研究主要工作与成果 | 第12页 |
| ·本文结构 | 第12-14页 |
| 第二章 时钟概念以及研究背景 | 第14-34页 |
| ·时钟定义及概念 | 第14-20页 |
| ·时钟信号与时序 | 第18页 |
| ·时钟信号与芯片功耗 | 第18-19页 |
| ·时钟信号完整性 | 第19-20页 |
| ·时钟分布网络 | 第20-28页 |
| ·时钟网络拓扑结构 | 第21-23页 |
| ·处理器时钟分布范例 | 第23-28页 |
| ·去偏斜电路设计 | 第28-33页 |
| ·同步镜像延迟线 | 第28-33页 |
| ·时钟偏斜调整电路小结 | 第33页 |
| ·小结 | 第33-34页 |
| 第三章 X 处理器时钟分布技术综述 | 第34-47页 |
| ·全局时钟分布网络 | 第35-37页 |
| ·自动时钟树综合 | 第37-44页 |
| ·时钟树综合原理 | 第37-38页 |
| ·局部时钟偏斜规划 | 第38页 |
| ·时钟树综合策略 | 第38-39页 |
| ·标准设计约束 | 第39-40页 |
| ·CTS 设计约束 | 第40-44页 |
| ·插入时钟偏斜调整单元 | 第44-46页 |
| ·小结 | 第46-47页 |
| 第四章 去偏斜单元NSMD 的实现 | 第47-69页 |
| ·NSMD 综述 | 第47页 |
| ·INPUTBUFFER 与DUMMYINPUTBUFFER | 第47-48页 |
| ·延迟线DELAYLINE | 第48-58页 |
| ·测量延迟线MDL | 第48-50页 |
| ·测量操作原理 | 第50-51页 |
| ·DFF 的实现 | 第51-52页 |
| ·控制电路CC | 第52-56页 |
| ·可变延迟线VDL | 第56-58页 |
| ·二次采样问题 | 第58-60页 |
| ·外围控制电路 | 第60-64页 |
| ·挂起电路Supend | 第60-62页 |
| ·多选开关电路Switch | 第62-64页 |
| ·NSMD 时序操作图 | 第64-67页 |
| ·LEF 视图的抽取 | 第67-68页 |
| ·小结 | 第68-69页 |
| 第五章模拟与验证结果 | 第69-81页 |
| ·行为级模型模拟 | 第69-71页 |
| ·基于VERILOG-AMS 的混合模拟 | 第71-73页 |
| ·不同工作条件下的模拟结果 | 第73-76页 |
| ·版图后模拟结果 | 第76-78页 |
| ·不同输入信号模拟结果 | 第78-80页 |
| ·小结 | 第80-81页 |
| 第六章工作总结与展望 | 第81-82页 |
| ·工作总结 | 第81页 |
| ·工作展望 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 作者在学期间取得的学术成果 | 第87页 |