| 摘要 | 第1-7页 |
| ABSTRACT | 第7-15页 |
| 第一章 概述 | 第15-19页 |
| ·课题的应用背景 | 第15-17页 |
| ·基于OpenRISC 的应用 | 第15-16页 |
| ·性能计数器的需求 | 第16-17页 |
| ·课题开发的意义 | 第17页 |
| ·本文的组织结构 | 第17-19页 |
| 第二章 OPENRISC 1200 处理器 | 第19-31页 |
| ·OPENRISC 1200 结构 | 第19-21页 |
| ·OPENRISC 1200 体系架构 | 第21-25页 |
| ·OpenRISC 1200 内部寄存器 | 第21-24页 |
| ·OpenRISC 1200 指令集 | 第24-25页 |
| ·OPENRISC 1200 流水线功能的实现 | 第25-30页 |
| ·OpenRISC 1200 流水线之取指令（IF） | 第26-27页 |
| ·OpenRISC 1200 流水线之译码（ID） | 第27-29页 |
| ·OpenRISC 1200 流水线之执行（EX）、访存（MEM）和写回（WB） | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 JTAG 调试接口 | 第31-39页 |
| ·JTAG 规范简介 | 第31页 |
| ·JTAG 调试系统 | 第31-33页 |
| ·调试系统总体架构 | 第31-32页 |
| ·JTAG 工作原理 | 第32-33页 |
| ·OPENRISC 1200 的JTAG 调试系统 | 第33-38页 |
| ·主机调试程序 | 第33-34页 |
| ·JTAG 协议转换器（下载线） | 第34-36页 |
| ·JTAG 调试接口 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 WISHBONE 总线 | 第39-50页 |
| ·片上总线 | 第39-42页 |
| ·片上总线的发展 | 第39-40页 |
| ·几种常见的片上总线和性能比较 | 第40-42页 |
| ·WISHBONE 总线 | 第42-49页 |
| ·WISHBONE 总线概述 | 第42-44页 |
| ·WISHBONE 总线信号和时序 | 第44-48页 |
| ·WISHBONE 总线的实现 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 在OPENRISC 1200 处理器内添加性能计数器单元 | 第50-66页 |
| ·性能计数器简介 | 第50-51页 |
| ·性能计数器的设计 | 第51-56页 |
| ·设计性能计数器面临的问题和解决方案 | 第51-52页 |
| ·可配置性能计数器的架构 | 第52-53页 |
| ·可配置性能计数器的设计规范 | 第53-56页 |
| ·验证平台的搭建 | 第56-57页 |
| ·SOPC 验证平台 | 第56页 |
| ·基于JTAG 的远程调试接口 | 第56-57页 |
| ·功能验证 | 第57-65页 |
| ·验证过程概述 | 第57-58页 |
| ·汇编级循环测试程序验证 | 第58-64页 |
| ·标准应用程序的验证 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 将OPENRISC 1200 处理器扩展为双核 | 第66-79页 |
| ·嵌入式多核处理器简介 | 第66-67页 |
| ·多核处理器的应用 | 第66页 |
| ·基于FPGA 的嵌入式多核处理器 | 第66-67页 |
| ·OPENRISC 1200 处理器的双核扩展 | 第67-72页 |
| ·基于OpenRISC 1200 处理器的双核系统 | 第67-69页 |
| ·WISHBONE 总线结构的调整 | 第69-71页 |
| ·JTAG 调试系统对多核扩展的支持 | 第71-72页 |
| ·双核结构下性能计数器的使用 | 第72-78页 |
| ·双核系统功能的验证 | 第72-75页 |
| ·性能计数器的正常工作 | 第75-78页 |
| ·本章小结 | 第78-79页 |
| 第七章 总结和展望 | 第79-81页 |
| ·全文总结 | 第79-80页 |
| ·未来展望 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 附录 | 第84-102页 |
| 致谢 | 第102-104页 |
| 攻读硕士学位期间发表或录用的论文 | 第104页 |
