| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·引言 | 第9页 |
| ·研究背景 | 第9-11页 |
| ·本文主要工作 | 第11页 |
| ·本文章节安排 | 第11-13页 |
| 第二章 调试背景技术 | 第13-34页 |
| ·JTAG 调试原理 | 第13-17页 |
| ·JTAG 边界扫描单元和扫描链 | 第13-14页 |
| ·JTAG 调试逻辑 | 第14-16页 |
| ·TAP 控制器的状态转换 | 第16-17页 |
| ·ARM7TDMI 运行及调试原理 | 第17-30页 |
| ·ARM7TDMI 的流水线 | 第17-18页 |
| ·ARM7TDMI 的JTAG 调试方法 | 第18-20页 |
| ·ARM7TDMI 调试命令的实现 | 第20-30页 |
| ·Enter_debug | 第20-21页 |
| ·Get_idcode | 第21页 |
| ·Read_reg：Reg_num = 0 | 第21-25页 |
| ·Write_reg：Reg_num = 0，Data = 0x0C000800 | 第25页 |
| ·Read_mem：Addr = 0x0C000800 | 第25-29页 |
| ·Write_mem：Addr = 0x0C000800，Data = 0xaa55f0f0 | 第29页 |
| ·Set_bpt：Addr = 0x0C000900 | 第29页 |
| ·Set_wpt：Data = 0xaa55f0f0 | 第29-30页 |
| ·SOPC 设计思想 | 第30-32页 |
| ·可重用设计 | 第30-31页 |
| ·FPGA 系统设计 | 第31-32页 |
| ·调试器的总体设计 | 第32-33页 |
| ·小结 | 第33-34页 |
| 第三章 通用型调试器的IPCORE 设计与实现 | 第34-44页 |
| ·QUARTUS II 与VERILOG HDL | 第34-35页 |
| ·IPCORE 的物理结构 | 第35-38页 |
| ·IPCORE 的逻辑结构 | 第38-43页 |
| ·总线读取模块 | 第41页 |
| ·参数传递模块 | 第41-42页 |
| ·主控模块 | 第42页 |
| ·JTAG 状态转换模块 | 第42-43页 |
| ·TDO 接收模块 | 第43页 |
| ·TMS 序列生成工具 | 第43页 |
| ·小结 | 第43-44页 |
| 第四章 通用型调试器的硬件设计与实现 | 第44-52页 |
| ·调试器硬件总体设计 | 第44-46页 |
| ·NIOS II 处理器模块 | 第46页 |
| ·AVALON 总线 | 第46-47页 |
| ·存储模块 | 第47-48页 |
| ·网络通信模块 | 第48-50页 |
| ·JTAG 命令输出和用户指示灯接口 | 第50页 |
| ·电源和EPCS 下载 | 第50-51页 |
| ·小结 | 第51-52页 |
| 第五章 通用型调试器的软件设计与实现 | 第52-63页 |
| ·系统头文件 | 第53-54页 |
| ·JTAG 模块驱动程序 | 第54页 |
| ·UCOS-II 的移植 | 第54-56页 |
| ·网络驱动程序的开发 | 第56-58页 |
| ·应用程序的开发 | 第58-59页 |
| ·嵌入式开发调试系统的调试结果 | 第59-62页 |
| ·小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-64页 |
| ·工作总结 | 第63页 |
| ·下一步工作 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录 | 第67-70页 |
| 附1：调试器硬件原型照片 | 第67页 |
| 附2：FPGA 管脚映射表 | 第67-70页 |
| 攻硕期间取得的研究成果 | 第70-71页 |
| 发表的论文 | 第70页 |
| 参加的项目 | 第70-71页 |
