| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-17页 |
| ·SDH 技术概述 | 第11-12页 |
| ·SDH 技术的国内外发展现状 | 第12-15页 |
| ·SDH 设备发展现状 | 第12-13页 |
| ·SDH 仪表发展现状 | 第13-15页 |
| ·论文的课题背景和意义 | 第15页 |
| ·论文的主要内容和结构 | 第15-17页 |
| 第2章 SDH 网络分析仪相关标准与总体设计方案 | 第17-33页 |
| ·ITU SDH/PDH 系列标准简介 | 第17页 |
| ·ITU-TG.707 标准规定的SDH 体系结构 | 第17-27页 |
| ·SDH 的帧结构 | 第17-19页 |
| ·SDH 的复用结构 | 第19-20页 |
| ·我国SDH 的复用结构 | 第20页 |
| ·SDH 的复用过程 | 第20-21页 |
| ·SDH 的指针 | 第21-23页 |
| ·SDH 的开销 | 第23-27页 |
| ·ITU-T G.704 标准规定的PDH 帧结构 | 第27-30页 |
| ·E1（20488 kbit/s）帧 | 第27-29页 |
| ·DS1（1544 kbit/s）帧 | 第29-30页 |
| ·SDH 网络分析仪总体设计方案 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 SDH 网络分析仪接收端电路的设计 | 第33-92页 |
| ·SDH 网路分析仪接收端电路的总体结构 | 第33-35页 |
| ·SDH 接口和PDH 接口模块的设计 | 第35-40页 |
| ·SDH 接口模块的设计 | 第35-39页 |
| ·PDH 接口模块的设计 | 第39-40页 |
| ·SDH 帧头模块的设计 | 第40-53页 |
| ·帧同步电路设计 | 第41-48页 |
| ·解扰码电路设计 | 第48-50页 |
| ·数据转换模块电路设计 | 第50-53页 |
| ·接收端段开销模块的设计 | 第53-57页 |
| ·段开销时序产生子模块电路设计 | 第53-55页 |
| ·J0 字节处理子模块设计 | 第55-56页 |
| ·B1/B2 字节处理子模块设计 | 第56页 |
| ·K1/K2 字节处理子模块设计 | 第56-57页 |
| ·M1 字节处理子模块设计 | 第57页 |
| ·AU 指针解释模块设计 | 第57-61页 |
| ·AU 指针值解释模块设计 | 第57-58页 |
| ·非级联指针状态机设计 | 第58-59页 |
| ·级联指针状态机设计 | 第59-60页 |
| ·指针告警处理电路设计 | 第60-61页 |
| ·高阶通道开销模块的设计 | 第61-69页 |
| ·高阶通道开销时序产生子模块的设计 | 第62-66页 |
| ·高阶开销字节子模块的设计 | 第66-69页 |
| ·TU 指针解释模块的设计 | 第69页 |
| ·低阶通道开销模块的设计 | 第69-73页 |
| ·低阶通道开销时序产生子模块的设计 | 第70-71页 |
| ·低阶开销字节子模块设计 | 第71-73页 |
| ·PDH 处理模块设计 | 第73-79页 |
| ·PDH 解映射子模块设计 | 第73-74页 |
| ·PDH 帧处理子模块设计 | 第74-79页 |
| ·净负荷分析模块设计 | 第79-86页 |
| ·净负荷检测子模块设计 | 第79-86页 |
| ·环回延时检测和告警处理子模块设计 | 第86页 |
| ·MPI 配置模块设计 | 第86-88页 |
| ·数据综合处理模块设计 | 第88-92页 |
| ·性能统计子模块设计 | 第88-89页 |
| ·开销捕获子模块设计 | 第89-91页 |
| ·服务中断子模块设计 | 第91-92页 |
| 第4章 SDH 网络分析仪接收端电路的功能仿真 | 第92-103页 |
| ·SDH 接口模块仿真 | 第92-93页 |
| ·SDH 帧头模块仿真 | 第93-97页 |
| ·帧搜索电路的仿真 | 第93-95页 |
| ·解扰码电路的仿真 | 第95页 |
| ·数据转换电路的仿真 | 第95-97页 |
| ·接收端段开销模块仿真 | 第97-98页 |
| ·高阶通道开销模块仿真 | 第98-99页 |
| ·低阶通道开销模块仿真 | 第99-100页 |
| ·PDH 处理模块仿真 | 第100-101页 |
| ·PDH 解映射子摸块的仿真 | 第100页 |
| ·PDH 解处理子摸块的仿真 | 第100-101页 |
| ·净负荷分析模块仿真 | 第101-102页 |
| ·本章小结 | 第102-103页 |
| 第5章 SDH 网络分析仪接收端电路的板级调试 | 第103-110页 |
| ·硬件系统的总体结构 | 第103-105页 |
| ·FPGA 实现 | 第105-107页 |
| ·板级调试 | 第107-109页 |
| ·本章小结 | 第109-110页 |
| 第6章 总结与展望 | 第110-111页 |
| 致谢 | 第111-112页 |
| 参考文献 | 第112-115页 |
| 附录 | 第115页 |