| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·研究背景和意义 | 第9-11页 |
| ·研究背景 | 第9-10页 |
| ·研究意义 | 第10-11页 |
| ·Viterbi译码器的国内外研究现状 | 第11-12页 |
| ·本论文的研究内容和章节安排 | 第12-14页 |
| ·研究内容 | 第12页 |
| ·章节安排 | 第12-14页 |
| 第2章 卷积编码和Viterbi算法原理 | 第14-27页 |
| ·信道编码的基本知识 | 第14-18页 |
| ·卷积码编码原理 | 第14-17页 |
| ·卷积码常见的译码算法 | 第17-18页 |
| ·Viterbi译码算法 | 第18-23页 |
| ·最大似然概率译码 | 第18-20页 |
| ·Viterbi译码算法原理 | 第20-23页 |
| ·Viterbi译码算法的性能及算法复杂度的平衡考虑 | 第23-27页 |
| ·Viterbi译码算法性能的代数评估 | 第23-24页 |
| ·硬判决译码和软判决译码 | 第24-25页 |
| ·卷积码的约束长度与译码器的复杂度的关系 | 第25页 |
| ·最大似然译码下译码深度的选择 | 第25-27页 |
| 第3章 Viterbi译码器的结构及优化 | 第27-43页 |
| ·Viterbi译码器的结构框架 | 第27-28页 |
| ·支路度量单元的结构 | 第28页 |
| ·加比选单元的结构及优化考虑 | 第28-30页 |
| ·路径度量存储器的结构及组织形式 | 第30-37页 |
| ·"乒乓"操作法 | 第30-34页 |
| ·同址更新法 | 第34-36页 |
| ·路径度量值的溢出处理 | 第36-37页 |
| ·幸存路径信息存储器的结构及组织形式 | 第37-43页 |
| ·寄存器交换法 | 第37-39页 |
| ·回溯算法 | 第39-43页 |
| 第4章 (2,1,7)软判决Viterbi译码器的设计 | 第43-54页 |
| ·Viterbi译码器的总体设计 | 第43-45页 |
| ·Viterbi译码器设计参数选定 | 第43-44页 |
| ·Viterbi译码器的总体架构 | 第44-45页 |
| ·主控制器的设计 | 第45-46页 |
| ·支路度量单元的设计 | 第46-48页 |
| ·加比选单元的设计 | 第48-50页 |
| ·回溯单元的设计 | 第50-52页 |
| ·性能分析 | 第52-54页 |
| 第5章 总结与展望 | 第54-56页 |
| 参考文献 | 第56-59页 |
| 致谢 | 第59-60页 |
| 攻读硕士学位期间发表论文 | 第60页 |