| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 缩略语表 | 第13-14页 |
| 第1章 绪论 | 第14-20页 |
| 1.1 课题背景与意义 | 第14-16页 |
| 1.2 频率综合器国内外研究现状 | 第16-17页 |
| 1.3 研究内容与设计指标 | 第17-18页 |
| 1.4 论文的组织结构 | 第18-20页 |
| 第2章 小数频率综合器的基本理论与系统设计 | 第20-34页 |
| 2.1 基本模块与线性化模型 | 第20-27页 |
| 2.1.1 压控振荡器 | 第22-23页 |
| 2.1.2 鉴频鉴相器和电荷泵 | 第23-24页 |
| 2.1.3 环路滤波器 | 第24页 |
| 2.1.4 分频器 | 第24-26页 |
| 2.1.5 Δ-Σ 调制器 | 第26页 |
| 2.1.6 锁相环系统传递函数 | 第26-27页 |
| 2.2 锁相环的稳定性分析与动态特性 | 第27-29页 |
| 2.2.1 四阶二型锁相环稳定性分析 | 第27-28页 |
| 2.2.2 环路动态特性 | 第28-29页 |
| 2.3 小数频率综合器性能分析 | 第29-32页 |
| 2.3.1 频率综合器相位噪声分析 | 第29-30页 |
| 2.3.2 Δ-Σ 调制器量化噪声的影响 | 第30-32页 |
| 2.3.3 输出频率范围与频率分辨率 | 第32页 |
| 2.4 本章小结 | 第32-34页 |
| 第3章 小数分频器中高速二分频和0.5步进可编程分频器的设计 | 第34-50页 |
| 3.1 高速二分频器的设计 | 第35-41页 |
| 3.1.1 电路结构 | 第35-36页 |
| 3.1.2 参数设计 | 第36-38页 |
| 3.1.3 缓冲设计 | 第38-39页 |
| 3.1.4 前仿真结果 | 第39-41页 |
| 3.2 0.5步进可编程分频器的设计 | 第41-48页 |
| 3.2.1 相位切换电路 | 第41-44页 |
| 3.2.2 整数可编程分频器 | 第44-45页 |
| 3.2.3 前仿真结果 | 第45-48页 |
| 3.3 本章小结 | 第48-50页 |
| 第4章 小数分频器中Δ-Σ调制器的设计 | 第50-66页 |
| 4.1 Δ-Σ调制器的基本原理 | 第50-52页 |
| 4.2 数字Δ-Σ调制器架构设计 | 第52-58页 |
| 4.2.1 单量化器DDSM结构 | 第52-54页 |
| 4.2.2 误差反馈调制器 | 第54页 |
| 4.2.3 MASH拓扑结构 | 第54-55页 |
| 4.2.4 HK-MASH拓扑结构 | 第55-57页 |
| 4.2.5 Jinook-MASH拓扑结构 | 第57-58页 |
| 4.3 长输出序列、高稳定性HJ-MASHΔ-Σ调制器结构设计 | 第58-65页 |
| 4.3.1 HJ-MASH整体结构和电路设计 | 第59-62页 |
| 4.3.2 HJ-MASH序列长度 | 第62-63页 |
| 4.3.3 噪声频谱分析与仿真结果 | 第63-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第5章 小数分频器版图设计及后仿真结果 | 第66-74页 |
| 5.1 版图设计要点 | 第66-68页 |
| 5.1.1 版图布局与匹配 | 第66页 |
| 5.1.2 版图设计规则 | 第66-67页 |
| 5.1.3 版图可靠性设计 | 第67页 |
| 5.1.4 其他设计要点 | 第67-68页 |
| 5.2 版图设计与后仿真结果 | 第68-73页 |
| 5.2.1 高速二分频器 | 第68-70页 |
| 5.2.2 0.5步进可编程分频器 | 第70-71页 |
| 5.2.3 整体版图与仿真结果 | 第71-73页 |
| 5.3 本章小结 | 第73-74页 |
| 第6章 总结与展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第82页 |