| 摘要 | 第4-6页 |
| ABSTRACT | 第6-8页 |
| 第1章 绪论 | 第13-35页 |
| 1.1 课题背景及研究意义 | 第13-15页 |
| 1.2 存储器中的单粒子翻转 | 第15-20页 |
| 1.2.1 辐射环境 | 第16-17页 |
| 1.2.2 存储器中单粒子翻转的产生 | 第17-20页 |
| 1.3 抗单粒子翻转存储器加固技术研究现状 | 第20-30页 |
| 1.3.1 工艺级加固 | 第20-21页 |
| 1.3.2 版图级加固 | 第21页 |
| 1.3.3 电路级加固 | 第21-22页 |
| 1.3.4 系统级加固 | 第22-30页 |
| 1.4 相关研究存在的不足 | 第30-32页 |
| 1.5 论文主要研究内容 | 第32-35页 |
| 第2章 低冗余矩阵码加固方法研究 | 第35-57页 |
| 2.1 引言 | 第35页 |
| 2.2 低冗余矩阵码构造方法 | 第35-49页 |
| 2.2.1 多位错误探测方法 | 第36-38页 |
| 2.2.2 低冗余矩阵码设计 | 第38-45页 |
| 2.2.3 纠错算法 | 第45-47页 |
| 2.2.4 可纠正错误模式 | 第47-49页 |
| 2.3 功能验证及纠错能力分析 | 第49-52页 |
| 2.3.1 功能验证 | 第49-50页 |
| 2.3.2 纠错能力分析 | 第50-52页 |
| 2.4 存储器加固设计及电路性能分析 | 第52-55页 |
| 2.4.1 电路设计 | 第52-54页 |
| 2.4.2 性能分析 | 第54-55页 |
| 2.5 本章小结 | 第55-57页 |
| 第3章 低冗余正交拉丁码加固方法研究 | 第57-81页 |
| 3.1 引言 | 第57-58页 |
| 3.2 正交拉丁码构造规则 | 第58-63页 |
| 3.2.1 正交拉丁码奇偶校验矩阵 | 第58-61页 |
| 3.2.2 一步大数逻辑译码算法 | 第61-63页 |
| 3.3 低冗余扩展正交拉丁码构造方法 | 第63-73页 |
| 3.3.1 低冗余扩展OLS码奇偶校验矩阵的构造 | 第63-67页 |
| 3.3.2 功能验证及电路性能分析 | 第67-73页 |
| 3.4 DEC-TAEC低冗余OLS码构造方法 | 第73-79页 |
| 3.4.1 DEC-TAEC低冗余OLS码的构造 | 第73-75页 |
| 3.4.2 DEC-TAEC低冗余OLS码译码算法 | 第75-77页 |
| 3.4.3 功能验证及电路性能分析 | 第77-79页 |
| 3.5 本章小结 | 第79-81页 |
| 第4章 SEC-DED码的错误探测优化研究 | 第81-105页 |
| 4.1 引言 | 第81-82页 |
| 4.2 汉明类似码 | 第82-86页 |
| 4.2.1 线性分组码的码字结构 | 第82-84页 |
| 4.2.2 SEC-DED码的构造规则 | 第84-86页 |
| 4.3 SEC-DED-TAED码构造方法 | 第86-93页 |
| 4.3.1 奇重量奇偶校验矩阵构造规则 | 第86-87页 |
| 4.3.2 奇偶校验矩阵搜索算法 | 第87-89页 |
| 4.3.3 译码算法 | 第89-90页 |
| 4.3.4 电路设计及性能分析 | 第90-93页 |
| 4.4 基于错误探测码的故障安全加固方法 | 第93-103页 |
| 4.4.1 故障安全加固方案 | 第93-94页 |
| 4.4.2 关键信息位检测方法 | 第94-101页 |
| 4.4.3 可检测率分析 | 第101-103页 |
| 4.5 本章小结 | 第103-105页 |
| 结论 | 第105-107页 |
| 参考文献 | 第107-118页 |
| 攻读博士学位期间发表的论文及其它成果 | 第118-122页 |
| 致谢 | 第122-123页 |
| 个人简历 | 第123页 |