多通道并行访存接口设计与实现
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 课题背景 | 第17-18页 |
| 1.2 研究现状 | 第18-19页 |
| 1.3 论文主要研究内容 | 第19-20页 |
| 1.4 课题来源 | 第20页 |
| 1.5 论文结构 | 第20-21页 |
| 第二章 多通道并行访存接口设计原理 | 第21-30页 |
| 2.1 目标系统存储概述 | 第21-25页 |
| 2.1.1 片上网络 | 第21-22页 |
| 2.1.2 存储器接口布局 | 第22-23页 |
| 2.1.3 片上网络通讯协议 | 第23-25页 |
| 2.2 分时操作原理 | 第25-27页 |
| 2.2.1 分时原理 | 第25-26页 |
| 2.2.2 分时访存原理 | 第26-27页 |
| 2.2.3 多通道并行访存接口结构模型 | 第27页 |
| 2.3 多通道并行访存接口参数评估 | 第27-29页 |
| 2.3.1 存储器侧带宽 | 第27-28页 |
| 2.3.2 用户侧带宽 | 第28-29页 |
| 2.3.3 多通道数目分析 | 第29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 多通道并行访存接口设计方案 | 第30-42页 |
| 3.1 多通道并行访存接口总体设计方案 | 第30页 |
| 3.2 请求仲裁及起始地址管理机制分析 | 第30-33页 |
| 3.2.1 多请求仲裁策略分析 | 第31-32页 |
| 3.2.2 起始地址管理机制分析 | 第32-33页 |
| 3.3 时间间隙切换机制分析 | 第33-40页 |
| 3.3.1 时间间隙切换方式 | 第33-34页 |
| 3.3.2 数据安全性 | 第34-36页 |
| 3.3.3 时间间隙长度及各通道FIFO深度选择 | 第36-40页 |
| 3.4 配置/自查询两种工作模式介绍 | 第40-41页 |
| 3.4.1 数据端口冲突问题分析 | 第40-41页 |
| 3.4.2 配置/自查询两种工作模式 | 第41页 |
| 3.5 本章小结 | 第41-42页 |
| 第四章 多通道并行访存接口设计实现 | 第42-65页 |
| 4.1 存储器接口整体架构 | 第42-43页 |
| 4.2 各模块设计 | 第43-59页 |
| 4.2.1 网络接口单元 | 第43-45页 |
| 4.2.2 请求寄存及起始地址管理单元 | 第45-48页 |
| 4.2.3 请求仲裁及数据通道分配单元 | 第48-50页 |
| 4.2.4 数据端口查询分配单元 | 第50-51页 |
| 4.2.5 数据通道单元 | 第51-55页 |
| 4.2.6 数据通道仲裁单元 | 第55-58页 |
| 4.2.7 数据端口仲裁单元 | 第58页 |
| 4.2.8 任务管理单元 | 第58-59页 |
| 4.2.9 存储控制器单元 | 第59页 |
| 4.3 多通道并行访存接口设计改进 | 第59-60页 |
| 4.4 配置/自查询两种工作模式 | 第60-61页 |
| 4.5 配置信息 | 第61-62页 |
| 4.6 硬件工作流程 | 第62-63页 |
| 4.7 资源消耗对比 | 第63-64页 |
| 4.8 本章小结 | 第64-65页 |
| 第五章 多通道并行访存接口设计验证 | 第65-87页 |
| 5.1 实验系统 | 第65-66页 |
| 5.2 数据传输并行度的实验 | 第66-75页 |
| 5.2.1 数据传输并行度概念 | 第66页 |
| 5.2.2 实验介绍 | 第66-67页 |
| 5.2.3 结果分析 | 第67-75页 |
| 5.3 矩阵转置的实验 | 第75-79页 |
| 5.3.1 实验介绍 | 第75-76页 |
| 5.3.2 结果分析 | 第76-79页 |
| 5.4 异构多核系统的实验 | 第79-86页 |
| 5.4.1 实验介绍 | 第79页 |
| 5.4.2 性能分析 | 第79-86页 |
| 5.5 本章小结 | 第86-87页 |
| 第六章 总结与展望 | 第87-88页 |
| 6.1 总结 | 第87页 |
| 6.2 展望 | 第87-88页 |
| 参考文献 | 第88-91页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第91页 |
