eMMC主机控制器设计与研究
摘要 | 第5-6页 |
abstract | 第6-7页 |
第一章 绪论 | 第11-15页 |
1.1 背景与意义 | 第11页 |
1.2 国内外研究现状 | 第11-13页 |
1.3 工作内容和论文结构 | 第13-15页 |
第二章 eMMC协议介绍 | 第15-31页 |
2.1 eMMC结构 | 第15-16页 |
2.2 内部寄存器 | 第16-17页 |
2.3 工作模式 | 第17-21页 |
2.3.1 引导操作模式 | 第17-19页 |
2.3.2 设备识别模式 | 第19-20页 |
2.3.3 中断模式 | 第20页 |
2.3.4 数据传输模式 | 第20-21页 |
2.3.5 无效模式 | 第21页 |
2.4 命令与响应 | 第21-24页 |
2.4.1 命令格式 | 第21-22页 |
2.4.2 响应格式 | 第22-23页 |
2.4.3 时序 | 第23-24页 |
2.5 数据传输 | 第24-29页 |
2.5.1 数据传输格式 | 第24-27页 |
2.5.2 读数据时序 | 第27-28页 |
2.5.3 写数据时序 | 第28-29页 |
2.6 命令排队功能 | 第29-30页 |
2.7 本章总结 | 第30-31页 |
第三章 AMBA协议简介 | 第31-37页 |
3.1 APB协议 | 第31-33页 |
3.1.1 总线接口 | 第31页 |
3.1.2 传输时序 | 第31-33页 |
3.2 AXI协议 | 第33-36页 |
3.2.1 总线接口 | 第33-35页 |
3.2.2 传输时序 | 第35-36页 |
3.3 本章总结 | 第36-37页 |
第四章 eMMC主机控制器设计 | 第37-59页 |
4.1 整体架构 | 第37-38页 |
4.2 时钟管理模块 | 第38-40页 |
4.3 APB接口 | 第40-41页 |
4.4 内部DMA | 第41-44页 |
4.5 乒乓RAM | 第44-45页 |
4.6 命令响应模块 | 第45-48页 |
4.6.1 自动命令功能 | 第45-46页 |
4.6.2 命令发送 | 第46-47页 |
4.6.3 响应接收 | 第47-48页 |
4.7 数据控制模块 | 第48页 |
4.8 数据传输模块 | 第48-52页 |
4.8.1 数据写传输 | 第48-50页 |
4.8.2 数据读传输 | 第50-51页 |
4.8.3 HS400读传输 | 第51页 |
4.8.4 数据流 | 第51-52页 |
4.9 命令排队控制模块 | 第52-57页 |
4.9.1 任务读取模块 | 第52-55页 |
4.9.2 任务执行模块 | 第55-56页 |
4.9.3 任务管理模块 | 第56页 |
4.9.4 命令发送模块 | 第56-57页 |
4.10 中断控制 | 第57-58页 |
4.11 本章总结 | 第58-59页 |
第五章 验证与分析 | 第59-74页 |
5.1 仿真环境 | 第59-61页 |
5.1.1 eMMC设备模型 | 第59-60页 |
5.1.2 AXI从机 | 第60页 |
5.1.3 APB主从机 | 第60-61页 |
5.2 寄存器读写验证 | 第61页 |
5.3 命令响应传输验证 | 第61-64页 |
5.3.1 无响应命令 | 第61页 |
5.3.2 48位响应命令 | 第61-62页 |
5.3.3 忙状态响应命令 | 第62-63页 |
5.3.4 136位响应命令 | 第63页 |
5.3.5 自动发送命令 | 第63-64页 |
5.4 数据传输验证 | 第64-68页 |
5.4.1 SDR模式单块数据传输 | 第64-66页 |
5.4.2 SDR模式多块数据读写 | 第66-67页 |
5.4.3 DDR模式数据传输 | 第67-68页 |
5.4.4 HS400模式传输 | 第68页 |
5.5 命令排队功能验证 | 第68-70页 |
5.6 DMA传输验证 | 第70-71页 |
5.7 引导操作验证 | 第71页 |
5.8 综合与分析 | 第71-73页 |
5.8.1 逻辑综合 | 第71-72页 |
5.8.2 静态时序分析 | 第72-73页 |
5.8.3 形式验证 | 第73页 |
5.9 本章总结 | 第73-74页 |
总结与展望 | 第74-76页 |
参考文献 | 第76-79页 |
攻读硕士学位期间取得的研究成果 | 第79-80页 |
致谢 | 第80-81页 |
附件 | 第81页 |