| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题来源及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 主要研究内容 | 第11-12页 |
| 第2章 单通道流水线ADC的实现 | 第12-38页 |
| 2.1 流水线ADC的结构及分析 | 第12-13页 |
| 2.2 单通道流水线ADC的系统级设计 | 第13-16页 |
| 2.2.1 子流水级分辨率的选择 | 第13-15页 |
| 2.2.2 单通道流水线ADC系统级的仿真 | 第15-16页 |
| 2.3 1.5bit子流水级电路的结构 | 第16-22页 |
| 2.3.1 子级电路中ADC的结构设计 | 第17-18页 |
| 2.3.2 子级电路中DAC的结构设计 | 第18-20页 |
| 2.3.3 子级电路中MDAC的结构设计 | 第20-22页 |
| 2.4 1.5bit子流水级中关键电路的设计 | 第22-31页 |
| 2.4.1 比较器的设计 | 第22-24页 |
| 2.4.2 宽带高增益运算放大器的设计 | 第24-30页 |
| 2.4.3 采样电容的设计 | 第30-31页 |
| 2.5 单通道流水线ADC其他模块的设计 | 第31-33页 |
| 2.5.1 数字延迟校准电路的设计 | 第31-32页 |
| 2.5.2 基准电路的设计 | 第32-33页 |
| 2.6 单通道流水线ADC的仿真 | 第33-37页 |
| 2.6.1 单通道ADC的前仿真结果及分析 | 第33-36页 |
| 2.6.2 单通道ADC的版图设计及后仿真结果 | 第36-37页 |
| 2.7 本章小结 | 第37-38页 |
| 第3章 时间交织ADC的误差分析及系统级设计 | 第38-51页 |
| 3.1 时间交织ADC的原理 | 第38-41页 |
| 3.2 时间交织ADC的误差分析 | 第41-48页 |
| 3.2.1 通道间的失调失配 | 第41-44页 |
| 3.2.2 通道间的增益失配 | 第44-46页 |
| 3.2.3 通道间的采样时刻失配 | 第46-47页 |
| 3.2.4 通道间失配对系统有效精度的定量分析 | 第47-48页 |
| 3.3 双通道时间交织ADC的系统级设计 | 第48-50页 |
| 3.3.1 双通道流水线ADC的结构 | 第48-49页 |
| 3.3.2 对三种失配进行行为级的仿真分析 | 第49-50页 |
| 3.4 本章小结 | 第50-51页 |
| 第4章 基于LMS-FIR的时间交织ADC校正算法的研究 | 第51-63页 |
| 4.1 LMS-FIR及内插滤波校正算法的原理 | 第51-52页 |
| 4.2 LMS-FIR自适应滤波的原理 | 第52-56页 |
| 4.2.1 自适应滤波 | 第52-53页 |
| 4.2.2 时域LMS | 第53-54页 |
| 4.2.3 频域LMS | 第54-56页 |
| 4.3 内插滤波的原理 | 第56-57页 |
| 4.4 LMS-FIR及内插滤波校正算法的行为级验证 | 第57-60页 |
| 4.4.1 LMS算法的行为级验证 | 第57-58页 |
| 4.4.2 插值滤波器的行为级验证 | 第58-59页 |
| 4.4.3 校正算法的行为级验证 | 第59-60页 |
| 4.5 双通道TIADC系统的时钟电路 | 第60-61页 |
| 4.6 双通道TIADC系统的二选一电路 | 第61-62页 |
| 4.7 双通道TIADC系统的仿真验证 | 第62页 |
| 4.8 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-69页 |
| 致谢 | 第69页 |