基于OMAP-L138的数字三维示波器嵌入式处理平台硬件设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 前言 | 第11-15页 |
1.1 课题的来源及研究背景 | 第11-12页 |
1.2 数字示波器处理平台架构的发展 | 第12-13页 |
1.3 课题选取意义 | 第13页 |
1.4 论文设计任务和框架 | 第13-15页 |
第二章 系统总体方案设计 | 第15-22页 |
2.1 OMAP概述 | 第15-16页 |
2.2 OMAP-L138处理器介绍 | 第16-17页 |
2.3 总体结构方案设计 | 第17-18页 |
2.4 关键器件选型 | 第18-21页 |
2.4.1 FPGA芯片选型 | 第18-20页 |
2.4.2 显存的选择 | 第20-21页 |
2.5 本章小结 | 第21-22页 |
第三章 外围通信接.硬件设计 | 第22-33页 |
3.1 RS-232接.设计 | 第22-24页 |
3.1.1 RS-232接.概述 | 第23页 |
3.1.2 RS-232接.电路设计 | 第23-24页 |
3.2 以太网.设计 | 第24-27页 |
3.2.1 以太网接.概述 | 第24-25页 |
3.2.2 以太网接.电路设计 | 第25-27页 |
3.3 SDcard接.设计 | 第27-28页 |
3.3.1 SDcard接.概述 | 第27页 |
3.3.2 SDcard接.电路设计 | 第27-28页 |
3.4 USB OTG接.设计 | 第28-30页 |
3.4.1 USB OTG介绍 | 第28-29页 |
3.4.2 USB接.电路设计 | 第29-30页 |
3.5 VGA接.电路设计 | 第30-32页 |
3.5.1 VGA接.概述 | 第30-31页 |
3.5.2 VGA接.电路设计 | 第31-32页 |
3.6 本章小结 | 第32-33页 |
第四章 系统配置电路设计 | 第33-51页 |
4.1 OMAP-L138的外部时钟与复位 | 第33-35页 |
4.2 OMAP-L138存储电路设计 | 第35-38页 |
4.2.1 DDR2电路设计 | 第35-36页 |
4.2.2 Flash电路设计 | 第36-37页 |
4.2.3 I2C铁电存储器电路设计 | 第37-38页 |
4.3 BOOT电路设计 | 第38-39页 |
4.4 电源系统设计 | 第39-46页 |
4.4.1 OMAP-L138电源模块设计 | 第40-44页 |
4.4.2 FPGA电源模块设计 | 第44-46页 |
4.4.3 DDR2 SDRAM电源模块设计 | 第46页 |
4.5 信号完整性设计 | 第46-50页 |
4.5.1 电源完整性设计 | 第47-48页 |
4.5.2 线内反射的消除 | 第48页 |
4.5.3 延时与时序控制 | 第48-49页 |
4.5.4 线间串扰的消除 | 第49-50页 |
4.6 本章小结 | 第50-51页 |
第五章 数据传输与显示设计 | 第51-63页 |
5.1 EMIFA通信接.设计 | 第51-54页 |
5.1.1 EMIFA接.介绍 | 第51-53页 |
5.1.2 EMIFA接.通信设计 | 第53-54页 |
5.2 UPP通信接.设计 | 第54-57页 |
5.2.1 UPP通信接.介绍 | 第54-56页 |
5.2.2 UPP接.通信设计 | 第56-57页 |
5.3 数据传输与显示设计 | 第57-62页 |
5.3.1 数据传输设计 | 第57-59页 |
5.3.2 显示方案设计 | 第59-62页 |
5.4 本章小结 | 第62-63页 |
第六章 系统调试与验证 | 第63-73页 |
6.1 硬件电路调试 | 第63-68页 |
6.1.1 硬件平台调试流程 | 第63页 |
6.1.2 电源电路调试 | 第63-64页 |
6.1.3 FPGA调试 | 第64-65页 |
6.1.4 OMAP-L138调试 | 第65-68页 |
6.2 系统功能验证 | 第68-72页 |
6.2.1 外围接.验证 | 第68-70页 |
6.2.2 EMIFA传输验证 | 第70-71页 |
6.2.3 uPP传输验证 | 第71页 |
6.2.4 显存读写验证 | 第71-72页 |
6.3 本章小结 | 第72-73页 |
第七章 结论与展望 | 第73-75页 |
7.1 结论 | 第73-74页 |
7.2 展望 | 第74-75页 |
致谢 | 第75-76页 |
参考文献 | 第76-78页 |
附录 | 第78-81页 |
个人所获奖励与研究成果 | 第81-82页 |