铁路信号安全通信协议RSSP-Ⅱ研究及核心算法的FPGA实现
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-12页 |
| 1.1 课题研究背景 | 第9-10页 |
| 1.2 RSSP-Ⅱ安全协议的研究现状 | 第10页 |
| 1.3 论文主要研究内容 | 第10-12页 |
| 第2章 RSSP-Ⅱ安全协议概述 | 第12-24页 |
| 2.1 RSSP-Ⅱ协议结构 | 第12-13页 |
| 2.1.1 安全服务模型 | 第12-13页 |
| 2.1.2 RSSP-Ⅱ协议分层结构 | 第13页 |
| 2.2 安全功能模块 | 第13-21页 |
| 2.2.1 消息鉴定安全层 | 第14-16页 |
| 2.2.2 安全应用中间层 | 第16-21页 |
| 2.3 通信功能模块 | 第21-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 RSSP-Ⅱ安全协议核心算法 | 第24-32页 |
| 3.1 核心算法概述 | 第24-25页 |
| 3.1.1 CBC-MAC方案概述 | 第24页 |
| 3.1.2 MASL-MAC算法原理 | 第24-25页 |
| 3.2 DES算法原理 | 第25-31页 |
| 3.2.1 DES算法概述 | 第25-27页 |
| 3.2.2 IP置换与IP-1逆置换 | 第27页 |
| 3.2.3 子密钥生成 | 第27-29页 |
| 3.2.4 加密函数F运算 | 第29-31页 |
| 3.3 本章小结 | 第31-32页 |
| 第4章 MAC验证码生成过程的FPGA实现 | 第32-56页 |
| 4.1 总体架构及接口定义 | 第32-36页 |
| 4.1.1 开发环境简介 | 第32-34页 |
| 4.1.2 总体架构 | 第34-35页 |
| 4.1.3 接口定义 | 第35-36页 |
| 4.2 功能模块设计 | 第36-52页 |
| 4.2.1 DES模块 | 第36-41页 |
| 4.2.2 数据接口模块 | 第41-44页 |
| 4.2.3 MAC调度模块 | 第44-47页 |
| 4.2.4 CPU接口模块 | 第47-49页 |
| 4.2.5 UART模块 | 第49-52页 |
| 4.3 流水线技术及状态机结构 | 第52-53页 |
| 4.3.1 流水线技术 | 第52-53页 |
| 4.3.2 状态机结构 | 第53页 |
| 4.4 功能验证及性能分析 | 第53-55页 |
| 4.4.1 功能验证及仿真 | 第53-54页 |
| 4.4.2 性能分析 | 第54-55页 |
| 4.5 本章小结 | 第55-56页 |
| 第5章 主控硬件架构与设计 | 第56-67页 |
| 5.1 硬件架构设计 | 第56-57页 |
| 5.1.1 2乘2取2安全架构 | 第56页 |
| 5.1.2 系统结构 | 第56-57页 |
| 5.2 硬件电路设计 | 第57-64页 |
| 5.2.1 电源模块 | 第57-59页 |
| 5.2.2 FPGA模块 | 第59-61页 |
| 5.2.3 串口通信模块 | 第61-62页 |
| 5.2.4 并行总线及245控制电路 | 第62-63页 |
| 5.2.5 CPU及双通道比较 | 第63页 |
| 5.2.6 点灯电路设计 | 第63-64页 |
| 5.3 实现与结果验证 | 第64-66页 |
| 5.3.1 通信方式说明 | 第64-65页 |
| 5.3.2 验证及结果展示 | 第65-66页 |
| 5.4 本章小结 | 第66-67页 |
| 总结与展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
