| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景 | 第9-11页 |
| 1.2 高速光纤通信系统介绍 | 第11-12页 |
| 1.3 误码仪发展现状 | 第12-13页 |
| 1.4 主要工作与论文结构 | 第13-15页 |
| 第二章 误码仪的检测原理 | 第15-22页 |
| 2.1 伪随机序列 | 第15-19页 |
| 2.1.1 伪随机序列的产生 | 第16-17页 |
| 2.1.2 伪随机序列的性质 | 第17-19页 |
| 2.2 误码检测原理 | 第19-21页 |
| 2.2.1 误码性能指标及性能测试 | 第19页 |
| 2.2.2 误码检测器 | 第19-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第三章 FPGA开发及其工具介绍 | 第22-31页 |
| 3.1 FPGA简介 | 第22-26页 |
| 3.1.1 FPGA原理 | 第22-23页 |
| 3.1.2 FPGA结构 | 第23-25页 |
| 3.1.3 FPGA配置及其特点 | 第25页 |
| 3.1.4 Spartan6芯片介绍 | 第25-26页 |
| 3.2 FPGA开发工具 | 第26-28页 |
| 3.2.1 硬件描述语言—Verilog HDL | 第26-27页 |
| 3.2.2 开发环境—ISE 14.7 | 第27页 |
| 3.2.3 仿真软件—Modelsim | 第27-28页 |
| 3.2.4 在线逻辑分析仪—ChipScope Pro | 第28页 |
| 3.3 FPGA开发流程 | 第28-30页 |
| 3.4 本章小结 | 第30-31页 |
| 第四章 误码仪的设计与仿真 | 第31-40页 |
| 4.1 误码仪的总体方案 | 第31-33页 |
| 4.1.1 系统需求 | 第31页 |
| 4.1.2 系统的总体方案及设计实现 | 第31-33页 |
| 4.2 误码仪发送端模块 | 第33-36页 |
| 4.2.1 测试数据的产生 | 第33-34页 |
| 4.2.2 数据成帧模块 | 第34-35页 |
| 4.2.3 发送模块 | 第35-36页 |
| 4.3 误码仪接收端模块 | 第36-38页 |
| 4.3.1 接收同步模块 | 第36-38页 |
| 4.3.2 误码统计模块 | 第38页 |
| 4.4 误码仪顶层模块 | 第38-39页 |
| 4.5 本章小结 | 第39-40页 |
| 第五章 系统测试及结果分析 | 第40-49页 |
| 5.1 基本功能测试 | 第40-45页 |
| 5.1.1 测试环境 | 第40页 |
| 5.1.2 时钟系统测试 | 第40-42页 |
| 5.1.3 数据信号的收发及随路时钟的测试 | 第42-45页 |
| 5.2 CHIPSCOPEPRO环境下误码统计测试 | 第45-46页 |
| 5.2.1 并行16路数据的收发测试 | 第45-46页 |
| 5.2.2 误码统计测试 | 第46页 |
| 5.3 高速串行信号的眼图测试 | 第46-47页 |
| 5.4 本章小结 | 第47-49页 |
| 第六章 总结与展望 | 第49-51页 |
| 6.1 主要研究内容 | 第49-50页 |
| 6.2 未来工作展望 | 第50-51页 |
| 参考文献 | 第51-53页 |
| 附录缩略词 | 第53-54页 |
| 致谢 | 第54页 |