高精度宽带射频延时器的研究和实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-13页 |
| 1.1 单频网 | 第8-9页 |
| 1.2 软件无线电 | 第9-11页 |
| 1.3 研究内容及意义 | 第11页 |
| 1.4 章节安排 | 第11-13页 |
| 2 射频同步的原理 | 第13-18页 |
| 2.1 射频同步技术 | 第13-14页 |
| 2.2 抗多径技术 | 第14-16页 |
| 2.3 采样原理 | 第16-18页 |
| 3 系统的总体设计 | 第18-24页 |
| 3.1 总体指标 | 第18-19页 |
| 3.2 硬件资源 | 第19-22页 |
| 3.3 软件开发平台 | 第22-24页 |
| 4 基于FPGA的设计实现 | 第24-48页 |
| 4.1 系统数据流逻辑 | 第24-26页 |
| 4.2 PLL | 第26-28页 |
| 4.3 NIOS处理器 | 第28-36页 |
| 4.4 AD/DA控制模块 | 第36-37页 |
| 4.5 FIFO及延时控制器 | 第37-40页 |
| 4.6 滤波器设计和实现 | 第40-48页 |
| 5 运行结果和分析 | 第48-53页 |
| 5.1 延时功能测试 | 第48-49页 |
| 5.2 信号还原测试 | 第49-51页 |
| 5.3 信道开闭测试 | 第51-53页 |
| 6 总结和展望 | 第53-55页 |
| 6.1 总结 | 第53-54页 |
| 6.2 展望 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-59页 |
