| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景及研究的目的和意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.2.1 CPCI 接口电路实现技术发展现状 | 第8-10页 |
| 1.2.2 基于 CPCI 总线的 RS485 通讯模块研究状况 | 第10页 |
| 1.3 基于 CPCI 总线的网络通讯模块研究状况 | 第10-11页 |
| 1.4 本课题的主要研究内容 | 第11页 |
| 1.5 本文结构 | 第11-12页 |
| 第2章 总体方案 | 第12-24页 |
| 2.1 功能要求和性能指标 | 第12-13页 |
| 2.1.1 功能要求 | 第12页 |
| 2.1.2 性能要求 | 第12-13页 |
| 2.2 硬件实现方案 | 第13-15页 |
| 2.2.1 RS485 通讯模块硬件方案 | 第13-14页 |
| 2.2.2 网络通讯模块硬件方案 | 第14-15页 |
| 2.3 软件实现方案 | 第15-23页 |
| 2.3.1 上位机软件实现方案 | 第16-18页 |
| 2.3.2 DSP 固化程序实现方案 | 第18-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 485 通讯模块设计 | 第24-39页 |
| 3.1 硬件方案设计 | 第24-34页 |
| 3.1.1 CPCI 接口电路实现方案 | 第24-26页 |
| 3.1.2 CPU 及其外围电路设计 | 第26-29页 |
| 3.1.3 存储器实现方案 | 第29-32页 |
| 3.1.4 SDLC 协议实现方案 | 第32-34页 |
| 3.1.5 通道隔离电路实现方案 | 第34页 |
| 3.2 软件方案设计 | 第34-38页 |
| 3.2.1 上位机软件设计 | 第34-35页 |
| 3.2.2 上位机与 DSP 命令及参数的交互 | 第35-37页 |
| 3.2.3 DSP 固化软件设计 | 第37-38页 |
| 3.3 本章小结 | 第38-39页 |
| 第4章 网络模块设计 | 第39-57页 |
| 4.1 硬件方案设计 | 第39-45页 |
| 4.1.1 CPCI 接口电路实现方案 | 第39-40页 |
| 4.1.2 DSP 及其外围电路设计 | 第40页 |
| 4.1.3 大容量存储设备电路设计 | 第40-41页 |
| 4.1.4 FPGA 配置电路电路设计 | 第41页 |
| 4.1.5 本地接口逻辑设计 | 第41-44页 |
| 4.1.6 网络接口电路设计 | 第44-45页 |
| 4.2 软件方案设计 | 第45-56页 |
| 4.2.1 上位机程序设计 | 第45-46页 |
| 4.2.2 DSP 固化程序设计 | 第46-56页 |
| 4.2.3 上位机与 DSP 命令和参数的交互 | 第56页 |
| 4.3 本章小结 | 第56-57页 |
| 第5章 系统测试和性能测试 | 第57-66页 |
| 5.1 软硬件调试 | 第57-60页 |
| 5.1.1 调试方法 | 第57-59页 |
| 5.1.2 调试中遇到的问题 | 第59-60页 |
| 5.2 模块整体测试 | 第60-65页 |
| 5.2.1 测试平台搭建 | 第60-61页 |
| 5.2.2 RS485 通讯模块测试 | 第61-63页 |
| 5.2.3 网络通讯模块测试 | 第63-65页 |
| 5.3 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录 | 第70-72页 |
| 致谢 | 第72页 |