| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 课题研究背景 | 第8页 |
| 1.2 研究目的及意义 | 第8页 |
| 1.3 国内外研究现状 | 第8-9页 |
| 1.4 课题研究内容 | 第9-10页 |
| 1.5 论文组织安排 | 第10-11页 |
| 第二章 产品背景知识及相关技术 | 第11-14页 |
| 2.1 相关产品背景知识 | 第11-12页 |
| 2.1.1 目标产品的主要功能 | 第11页 |
| 2.1.2 目标产品内部算法分析 | 第11-12页 |
| 2.2 当前相关技术 | 第12-13页 |
| 2.3 本章小结 | 第13-14页 |
| 第三章 平台需求分析 | 第14-18页 |
| 3.1 功能需求分析 | 第14-16页 |
| 3.1.1 数据采集模式 | 第14-15页 |
| 3.1.2 测试模式 | 第15-16页 |
| 3.2 性能需求分析 | 第16-17页 |
| 3.2.1 可扩展性 | 第16页 |
| 3.2.2 可靠性 | 第16-17页 |
| 3.2.3 精度 | 第17页 |
| 3.2.4 可重复性 | 第17页 |
| 3.3 本章小结 | 第17-18页 |
| 第四章 测试平台概要设计 | 第18-28页 |
| 4.1 测试平台设计概述 | 第18页 |
| 4.2 测试平台架构设计 | 第18-24页 |
| 4.2.1 测试平台架构框图 | 第18-19页 |
| 4.2.2 测试板的硬件架构 | 第19-21页 |
| 4.2.3 FPGA的内部架构 | 第21-22页 |
| 4.2.4 上位机软件的架构 | 第22-24页 |
| 4.3 测试平台的工作流程设计 | 第24-27页 |
| 4.3.1 数据采集模式的工作流程设计 | 第24-25页 |
| 4.3.2 测试模式的工作流程设计 | 第25-26页 |
| 4.3.3 测试平台的数据路径 | 第26-27页 |
| 4.4 本章小结 | 第27-28页 |
| 第五章 平台详细设计与实现 | 第28-50页 |
| 5.1 测试板详细设计 | 第28-43页 |
| 5.1.1 测试板的硬件设计简介 | 第28-29页 |
| 5.1.2 基于Verilog语言的FPGA模块设计 | 第29-36页 |
| 5.1.3 FPGA内系统控制模块设计 | 第36-43页 |
| 5.2 上位机软件的开发设计 | 第43-49页 |
| 5.2.1 ADTF的环境界面 | 第44页 |
| 5.2.2 ADTF内的模块架构 | 第44-49页 |
| 5.3 本章小结 | 第49-50页 |
| 第六章 平台测试 | 第50-58页 |
| 6.1 平台测试概述 | 第50-53页 |
| 6.1.1 测试计划概述 | 第50页 |
| 6.1.2 功能测试计划 | 第50页 |
| 6.1.3 性能测试计划 | 第50-51页 |
| 6.1.4 测试环境建立 | 第51-53页 |
| 6.2 功能测试 | 第53-55页 |
| 6.2.1 兼容模式验证 | 第53页 |
| 6.2.2 采集模式验证 | 第53-54页 |
| 6.2.3 测试模式验证 | 第54-55页 |
| 6.3 性能测试 | 第55-57页 |
| 6.3.1 可靠性验证 | 第55-56页 |
| 6.3.2 精度验证 | 第56页 |
| 6.3.3 可重复性验证 | 第56-57页 |
| 6.4 测试结果分析 | 第57页 |
| 6.5 本章小结 | 第57-58页 |
| 第七章 总结与展望 | 第58-59页 |
| 7.1 总结 | 第58页 |
| 7.2 展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 缩略词表 | 第63页 |