| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景及选题意义 | 第16-17页 |
| 1.2 信道编码在数字通信系统中的应用与LDPC码的发展 | 第17-18页 |
| 1.2.1 数字通信系统与编码理论 | 第17-18页 |
| 1.2.2 LDPC码简介 | 第18页 |
| 1.3 GPU与编程语言CUDA | 第18-20页 |
| 1.3.1 GPU与CUDA的出现 | 第19页 |
| 1.3.2 GPU在LDPC码译码上的应用 | 第19-20页 |
| 1.4 主要研究内容 | 第20页 |
| 1.5 论文结构安排 | 第20-22页 |
| 第二章 LDPC码与GPU原理 | 第22-38页 |
| 2.1 LDPC码及其译码算法 | 第22-27页 |
| 2.1.1 LDPC码的表示方法与和积译码算法 | 第22-25页 |
| 2.1.2 QC-LDPC码与分层译码算法 | 第25-27页 |
| 2.2 GPU发展历程 | 第27-28页 |
| 2.3 GPU的硬件架构 | 第28-32页 |
| 2.3.1 GPU的硬件组成 | 第28-31页 |
| 2.3.2 GPU与CPU之间的通信 | 第31-32页 |
| 2.4 GPU的软件体系 | 第32-36页 |
| 2.4.1 GPU的软件系统 | 第32页 |
| 2.4.2 CUDA Toolkit | 第32页 |
| 2.4.3 CUDA平台安装 | 第32-33页 |
| 2.4.4 CUDA平台与基础编程 | 第33-36页 |
| 2.5 本章小结 | 第36-38页 |
| 第三章 单码字码内并行译码方案 | 第38-52页 |
| 3.1 边并行译码方案 | 第38-43页 |
| 3.1.1 节点并行译码方案 | 第38-39页 |
| 3.1.2 边并行译码方案 | 第39-40页 |
| 3.1.3 固定迭代译码 | 第40-41页 |
| 3.1.4 实验结果 | 第41-43页 |
| 3.2 合并kernel函数译码方案 | 第43-46页 |
| 3.2.1 信息存储优化方法 | 第43-45页 |
| 3.2.2 实验结果 | 第45-46页 |
| 3.3 双流异步译码方案 | 第46-48页 |
| 3.3.1 双流译码方案 | 第46-47页 |
| 3.3.2 全局内存存储错误比特方案 | 第47页 |
| 3.3.3 实验结果 | 第47-48页 |
| 3.4 交互算法译码方案 | 第48-51页 |
| 3.4.1 线程交互方案 | 第48-50页 |
| 3.4.2 实验结果 | 第50-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第四章 多码字码间并行译码方案 | 第52-64页 |
| 4.1 QC-LDPC码多码字并行译码方案 | 第52-59页 |
| 4.1.1 译码方案设计细节 | 第52-53页 |
| 4.1.2 优化外信息存储 | 第53-55页 |
| 4.1.3 实验结果 | 第55-59页 |
| 4.2 伪随机LDPC码多码字并行译码方案 | 第59-63页 |
| 4.2.1 多码字译码过程 | 第59-60页 |
| 4.2.2 信息的高效访问 | 第60-62页 |
| 4.2.3 实验结果 | 第62-63页 |
| 4.3 本章小结 | 第63-64页 |
| 第五章 总结 | 第64-66页 |
| 5.1 论文总结 | 第64页 |
| 5.2 展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 作者简介 | 第72-73页 |