| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-16页 |
| 1.1 项目研究背景及意义 | 第9-15页 |
| 1.1.1 移动通信的发展 | 第9-10页 |
| 1.1.2 LTE的发展 | 第10-11页 |
| 1.1.3 TD-LTE物理层协议介绍 | 第11-13页 |
| 1.1.4 FPGA与SDR技术的发展 | 第13-14页 |
| 1.1.5 项目研究的条件与意义 | 第14-15页 |
| 1.2 论文主要工作及组织结构 | 第15-16页 |
| 第二章 基于FPGA的PUSCH链路系统 | 第16-54页 |
| 2.1 系统总体架构 | 第16-17页 |
| 2.2 开发流程、开发环境与开发平台介绍 | 第17-21页 |
| 2.2.1 开发流程介绍 | 第17-20页 |
| 2.2.2 开发环境介绍 | 第20-21页 |
| 2.2.3 开发硬件平台介绍 | 第21页 |
| 2.3 LTE上行PUSCH链路系统总体设计 | 第21-22页 |
| 2.4 LTE上行PUSCH链路协议处理子系统设计 | 第22-34页 |
| 2.4.1 OFDM解调模块设计 | 第22-25页 |
| 2.4.2 解资源映射模块设计 | 第25-28页 |
| 2.4.3 信道均衡模块设计 | 第28-30页 |
| 2.4.4 PUSCH信道解调与解码模块设计 | 第30-34页 |
| 2.5 上行同步模块设计 | 第34-42页 |
| 2.5.1 LTE上行同步算法设计 | 第35-38页 |
| 2.5.2 上行同步流程 | 第38-39页 |
| 2.5.3 上行同步设计 | 第39-42页 |
| 2.6 上行PUSCH链路控制系统设计与实现 | 第42-48页 |
| 2.6.1 基于Microblaze的SoC系统设计 | 第42-43页 |
| 2.6.2 AXI-Lite到LTE单元的总线桥设计 | 第43-45页 |
| 2.6.3 控制系统 firmware 程序设计 | 第45-48页 |
| 2.7 射频子板接口系统 | 第48-50页 |
| 2.7.1 射频子板数据与配置接口模块 | 第48-49页 |
| 2.7.2 射频子板API接口 | 第49-50页 |
| 2.8 PUSCH链路系统集成 | 第50-53页 |
| 2.8.1 时钟系统 | 第50-51页 |
| 2.8.2 Host Server 程序设计 | 第51-52页 |
| 2.8.3 系统集成流程 | 第52-53页 |
| 2.9 本章小结 | 第53-54页 |
| 第三章 LTE下行系统概要设计 | 第54-58页 |
| 3.1 LTE下行链路处理子系统概要设计 | 第54-56页 |
| 3.2 TD-LTE时分双工模式的实现 | 第56-57页 |
| 3.3 本章小结 | 第57-58页 |
| 第四章 系统仿真与测试 | 第58-72页 |
| 4.1 PUSCH链路功能模块仿真与测试 | 第58-67页 |
| 4.1.1 AXI_TO_LTE_BRIDGE模块仿真与测试 | 第59-61页 |
| 4.1.2 UL_OFDM模块仿真与测试 | 第61-62页 |
| 4.1.3 UL_RDM模块仿真与测试 | 第62-63页 |
| 4.1.4 UL_EQUALIZER模块仿真与测试 | 第63-65页 |
| 4.1.5 UL_DECODER模块仿真与测试 | 第65-67页 |
| 4.2 上行同步算法性能仿真与测试 | 第67-69页 |
| 4.2.1 Matlab算法仿真 | 第67-68页 |
| 4.2.3 RTL仿真与单元测试 | 第68-69页 |
| 4.3 射频子板接口测试 | 第69-70页 |
| 4.4 链路系统OTA测试 | 第70-71页 |
| 4.5 本章小结 | 第71-72页 |
| 第五章 结束语 | 第72-73页 |
| 5.1 论文工作总结 | 第72页 |
| 5.2 进一步的研究工作 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-76页 |
| 攻读学位期间发表的学术论文 | 第76页 |
