高性能图像压缩芯片的验证和测试
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-20页 |
1.1 引言 | 第16页 |
1.2 航天航空领域图像压缩现状 | 第16-17页 |
1.3 本文主要创新点和难点 | 第17页 |
1.4 选题背景及论文内容安排 | 第17-20页 |
第二章 验证方法学 | 第20-24页 |
2.1 集成电路开发流程 | 第20-21页 |
2.2 集成电路验证分类 | 第21-22页 |
2.2.1 功能验证 | 第21页 |
2.2.2 形式验证 | 第21-22页 |
2.2.3 时序验证 | 第22页 |
2.2.4 物理验证 | 第22页 |
2.3 集成电路测试分类 | 第22-23页 |
2.3.1 特性测试 | 第22页 |
2.3.2 制造测试 | 第22-23页 |
2.3.3 成品测试 | 第23页 |
2.3.4 可靠性测试 | 第23页 |
2.4 集成电路验证测试的重要性 | 第23-24页 |
第三章 高性能图像压缩芯片功能验证 | 第24-34页 |
3.1 高性能图像压缩芯片算法简介 | 第24页 |
3.2 高性能图像压缩芯片架构 | 第24-25页 |
3.3 功能仿真验证 | 第25-32页 |
3.3.1 配置接.测试 | 第25-27页 |
3.3.2 相机接.测试 | 第27-29页 |
3.3.3 码流输出接.测试向量 | 第29-30页 |
3.3.4 压缩核测试向量 | 第30-31页 |
3.3.5 芯片工作频率测试 | 第31-32页 |
3.3.6 芯片外挂存储测试 | 第32页 |
3.3.7 芯片异步时序测试 | 第32页 |
3.4 覆盖率统计 | 第32-33页 |
3.5 实测结果 | 第33-34页 |
第四章 静态时序分析和时序仿真验证 | 第34-52页 |
4.1 静态时序分析概述 | 第34页 |
4.2 PrimeTime静态时序分析的基本流程 | 第34-35页 |
4.3 时序路径分类及路径延迟计算 | 第35-38页 |
4.3.1 时序路径分类 | 第35-36页 |
4.3.2 路径延迟计算 | 第36-38页 |
4.4 静态时序分析环境搭建 | 第38-39页 |
4.5 静态时序分析 | 第39-40页 |
4.6 时序仿真验证 | 第40-52页 |
4.6.1 PLL工作时序 | 第41-43页 |
4.6.2 相机接.工作时序 | 第43-44页 |
4.6.3 SDRAM接.工作时序 | 第44-48页 |
4.6.4 码流输出接.工作时序 | 第48页 |
4.6.5 内部电路工作时序 | 第48-49页 |
4.6.6 三种不同单元库下SDRAM时序比较 | 第49-52页 |
第五章 单粒子效应模拟测试 | 第52-72页 |
5.1 单粒子效应简介 | 第52-53页 |
5.1.1 空间辐射环境 | 第52页 |
5.1.2 单粒子效应分类 | 第52-53页 |
5.2 单粒子效应测试的必要性 | 第53页 |
5.3 单粒子测试系统简介 | 第53-54页 |
5.3.1 系统组成 | 第53-54页 |
5.3.2 工作原理 | 第54页 |
5.4 芯片工作状态 | 第54-55页 |
5.4.1 供电方式 | 第54页 |
5.4.2 芯片工作参数 | 第54-55页 |
5.5 FPGA系统设计 | 第55-65页 |
5.5.1 CF卡接.控制 | 第55-58页 |
5.5.2 SRAM接.控制 | 第58-59页 |
5.5.3 图像接收比较单元 | 第59页 |
5.5.4 温度传感器控制 | 第59-60页 |
5.5.5 命令解析/发送 | 第60-61页 |
5.5.6 UART接 | 第61-62页 |
5.5.7 芯片GPIO接 | 第62-63页 |
5.5.8 图像数据输入接 | 第63-64页 |
5.5.9 码流数据输出接 | 第64-65页 |
5.6 单粒子效应实验 | 第65-70页 |
5.6.1 单粒子效应实验环境简介 | 第65-66页 |
5.6.2 单粒子效应实验过程 | 第66-68页 |
5.6.3 检测PC机实时显示芯片运行状况 | 第68-69页 |
5.6.4 软件分析实验结果 | 第69-70页 |
5.7 实验结论 | 第70-72页 |
第六章 总结和展望 | 第72-74页 |
6.1 研究总结 | 第72页 |
6.2 研究展望 | 第72-74页 |
参考文献 | 第74-76页 |
致谢 | 第76-78页 |
作者简介 | 第78-79页 |