射频收发机中低相噪PLL的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 研究背景 | 第14页 |
| 1.2 国内外研究进展 | 第14-15页 |
| 1.3 论文的主要工作 | 第15-16页 |
| 1.4 论文的组织结构 | 第16-18页 |
| 第二章 频率合成技术 | 第18-32页 |
| 2.1 射频收发机结构和性能参数 | 第18-25页 |
| 2.1.1 接收机的结构和性能参数 | 第18-24页 |
| 2.1.2 发送机的结构和性能指标 | 第24-25页 |
| 2.2 射频收发机中的锁相环系统 | 第25-32页 |
| 2.2.1 PLL锁相环 | 第25-26页 |
| 2.2.2 锁相环路结构 | 第26-32页 |
| 第三章 锁相环路噪声分析 | 第32-48页 |
| 3.1 电路噪声种类 | 第32-34页 |
| 3.1.1 热噪声 | 第32页 |
| 3.1.2 闪烁噪声 | 第32-33页 |
| 3.1.3 相位噪声 | 第33-34页 |
| 3.2 电路各模块噪声分析 | 第34-36页 |
| 3.2.1 PFD-CP-LPF结构噪声分析 | 第34-35页 |
| 3.2.2 DIV结构噪声分析 | 第35页 |
| 3.2.3 VCO结构的噪声分析 | 第35-36页 |
| 3.3 相位噪声模型 | 第36-39页 |
| 3.3.1 Hajimiri相位噪声模型 | 第36-37页 |
| 3.3.2 Demir相位噪声模型 | 第37-38页 |
| 3.3.3 Rael相位噪声模型 | 第38-39页 |
| 3.4 关键电路结构的降噪方法 | 第39-48页 |
| 3.4.1 尾电流源的噪声 | 第39-43页 |
| 3.4.2 差分对的噪声 | 第43-44页 |
| 3.4.3 谐振回路的噪声 | 第44-48页 |
| 第四章 锁相环路电路设计 | 第48-62页 |
| 4.1 鉴频鉴相器电路原理 | 第48-50页 |
| 4.2 电荷泵电路原理 | 第50-52页 |
| 4.2.1 电荷泵的工作原理 | 第50页 |
| 4.2.2 电荷泵的种类 | 第50-51页 |
| 4.2.3 电荷泵的非理想效应 | 第51-52页 |
| 4.3 环路滤波器的结构 | 第52页 |
| 4.4 自动频率控制模块结构 | 第52-54页 |
| 4.5 分频器的设计 | 第54-57页 |
| 4.5.1 小数分频的原理 | 第54-55页 |
| 4.5.2 DSM调制器 | 第55-57页 |
| 4.6 压控振荡器的设计 | 第57-62页 |
| 4.6.1 VCO的原理 | 第58页 |
| 4.6.2 振荡器基本结构 | 第58-62页 |
| 第五章 锁相环系统电路版图仿真测试 | 第62-80页 |
| 5.1 PFD的电路设计 | 第62-64页 |
| 5.2 CP的电路设计 | 第64-66页 |
| 5.3 LPF的电路设计 | 第66-68页 |
| 5.4 DIV的电路设计 | 第68-71页 |
| 5.5 AFC电路的设计 | 第71-74页 |
| 5.6 VCO的电路设计 | 第74-76页 |
| 5.7 整体版图和测试版图 | 第76-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 6.1 总结 | 第80页 |
| 6.2 未来展望 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |
