| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景 | 第9-13页 |
| 1.1.1 LTE-A通信技术研究现状 | 第9-10页 |
| 1.1.2 LDPC码的发展 | 第10-11页 |
| 1.1.3 LDPC译码算法的发展 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.2.1 LDPC码译码器的研究现状 | 第13-14页 |
| 1.2.2 通信领域的可重构系统研究现状 | 第14页 |
| 1.3 论文研究内容及意义 | 第14-15页 |
| 1.4 论文组织结构 | 第15-17页 |
| 第二章 LDPC码译码算法原理分析与RaSP可重构架构 | 第17-31页 |
| 2.1 LDPC码编码及译码原理 | 第17-21页 |
| 2.1.1 LDPC码简述及描述方式 | 第18-20页 |
| 2.1.2 LDPC译码算法原理 | 第20-21页 |
| 2.2 LDPC码软硬判决译码算法原理分析 | 第21-25页 |
| 2.2.1 LDPC硬判决译码算法 | 第21页 |
| 2.2.2 LDPC软判决译码算法 | 第21-25页 |
| 2.3 LDPC码译码算法复杂度及性能比较 | 第25-27页 |
| 2.3.1 算法复杂度对比 | 第25-27页 |
| 2.3.2 译码算法性能比较 | 第27页 |
| 2.4 可重构信号处理架构RaSP基本结构 | 第27-30页 |
| 2.4.1 RaSP架构概述 | 第27-28页 |
| 2.4.2 面向LDPC码译码器实现的可重构架构设计 | 第28-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 RaSP-D计算阵列结构的设计与优化 | 第31-55页 |
| 3.1 RaSP-D计算阵列结构基本结构 | 第31-42页 |
| 3.1.1 LDPC译码器常用结构分类 | 第31-34页 |
| 3.1.2 NMS译码算法数据流图特性分析 | 第34-38页 |
| 3.1.3 LDPC译码硬件需求分析 | 第38-40页 |
| 3.1.4 RaSP-D基本结构及设计思想 | 第40-42页 |
| 3.2 RaSP-D阵列结构优化与设计 | 第42-48页 |
| 3.2.1 可重构计算单元设计 | 第42-43页 |
| 3.2.2 阵列规模设计探索与可变流水级微结构 | 第43-44页 |
| 3.2.3 混合跨步的路由结构 | 第44-46页 |
| 3.2.4 计算阵列的总体结构及数据端口 | 第46-48页 |
| 3.3 RaSP-D存储结构优化设计 | 第48-53页 |
| 3.3.1 可重构域及无冲突任务划分 | 第48-49页 |
| 3.3.2 多层次组织的存储结构 | 第49-51页 |
| 3.3.3 具备自适应访存模态的存储机制 | 第51-53页 |
| 3.4 本章小结 | 第53-55页 |
| 第四章 基于RaSP-D的NMS算法映射 | 第55-63页 |
| 4.1 RaSP-D工作流程 | 第55-56页 |
| 4.2 NMS算法核心步骤在RaSP-D上的映射 | 第56-61页 |
| 4.2.1 初始化步骤映射 | 第57页 |
| 4.2.2 迭代步骤映射 | 第57-59页 |
| 4.2.3 译码终止判定步骤映射 | 第59-61页 |
| 4.2.4 映射方案阵列利用率分析 | 第61页 |
| 4.3 本章小结 | 第61-63页 |
| 第五章 实验数据分析 | 第63-67页 |
| 5.1 RaSP-D计算阵列结构验证环境 | 第63页 |
| 5.2 实验结果与分析 | 第63-65页 |
| 5.2.1 RaSP-D译码器性能验证与分析 | 第63-64页 |
| 5.2.2 RaSP-D与其他译码器的性能对比 | 第64-65页 |
| 5.3 本章小结 | 第65-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 6.1 总结 | 第67-68页 |
| 6.2 展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 附录A 符号说明 | 第75-77页 |
| 作者简介(包括论文和成果清单） | 第77页 |