高速低功耗SAR ADC的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 主要符号对照表 | 第14-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 论文研究背景及意义 | 第15-17页 |
| 1.2 SAR ADC的发展历史及国内外研究现状 | 第17-20页 |
| 1.2.1 发展历史 | 第17页 |
| 1.2.2 国内外研究现状 | 第17-20页 |
| 1.3 论文主要研究内容及创新之处 | 第20页 |
| 1.3.1 研究内容 | 第20页 |
| 1.3.2 创新之处 | 第20页 |
| 1.4 论文章节安排 | 第20-23页 |
| 第二章 ADC的基本概述 | 第23-33页 |
| 2.1 ADC的基本原理 | 第23-24页 |
| 2.2 ADC的性能参数 | 第24-29页 |
| 2.2.1 静态性能参数 | 第25-27页 |
| 2.2.2 动态性能参数 | 第27-29页 |
| 2.3 ADC的主要分类 | 第29-33页 |
| 2.3.1 Flash ADC | 第29-30页 |
| 2.3.2 Delta-Sigma ADC | 第30页 |
| 2.3.3 SAR ADC | 第30-33页 |
| 第三章 SAR ADC的基本电路模块 | 第33-61页 |
| 3.1 采样保持电路 | 第33-41页 |
| 3.1.1 采样保持电路的基本原理 | 第34页 |
| 3.1.2 采样保持电路的速度 | 第34-35页 |
| 3.1.3 采样保持电路的热噪声 | 第35-36页 |
| 3.1.4 孔径抖动 | 第36-37页 |
| 3.1.5 电荷注入效应 | 第37-38页 |
| 3.1.6 CMOS采样保持电路 | 第38-41页 |
| 3.2 数模转换器 | 第41-47页 |
| 3.2.1 传统的电容型DAC | 第42-45页 |
| 3.2.2 分段式DAC | 第45-46页 |
| 3.2.3 单调切换型的DAC | 第46-47页 |
| 3.3 比较器 | 第47-57页 |
| 3.3.1 比较器的性能参数 | 第48-54页 |
| 3.3.2 比较器的实现方式 | 第54-57页 |
| 3.4 数字控制逻辑 | 第57-61页 |
| 3.4.1 数字控制逻辑的速度与功耗 | 第58-61页 |
| 第四章 一种高速低功耗SAR ADC的设计与实现 | 第61-73页 |
| 4.1 系统设计 | 第61-67页 |
| 4.1.1 传统的异步SAR ADC结构 | 第61-64页 |
| 4.1.2 基于Flash和SAR的子分区ADC | 第64-65页 |
| 4.1.3 单纯基于SAR的子分区ADC | 第65-67页 |
| 4.2 电路实现 | 第67-73页 |
| 4.2.1 数模转换器 | 第67-68页 |
| 4.2.2 采样保持电路 | 第68-69页 |
| 4.2.3 比较器 | 第69-70页 |
| 4.2.4 数字控制逻辑 | 第70-73页 |
| 第五章 版图设计与芯片测试 | 第73-81页 |
| 5.1 版图设计 | 第73-76页 |
| 5.1.1 版图设计的基本规则与技巧 | 第73-74页 |
| 5.1.2 比较器版图设计 | 第74页 |
| 5.1.3 DAC版图设计 | 第74-76页 |
| 5.1.4 SAR ADC整体版图 | 第76页 |
| 5.2 芯片测试 | 第76-80页 |
| 5.2.1 测试平台 | 第77页 |
| 5.2.2 测试结果 | 第77-80页 |
| 5.3 小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 工作总结 | 第81-82页 |
| 6.2 未来展望 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 在读期间发表的学术论文与研究经历 | 第89页 |
