| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-9页 |
| 图目录 | 第9-11页 |
| 表目录 | 第11-13页 |
| 第1章 绪论 | 第13-22页 |
| ·H.264/AVC视频编解码算法 | 第13-18页 |
| ·H.264/AVC算法概述 | 第13-14页 |
| ·H.264/AVC编解码器 | 第14-16页 |
| ·H.264/AVC算法的技术特点 | 第16-18页 |
| ·验证技术 | 第18-20页 |
| ·通用验证技术 | 第18-19页 |
| ·IP验证技术 | 第19-20页 |
| ·论文研究内容与章节安排 | 第20-22页 |
| ·研究内容 | 第20页 |
| ·章节安排 | 第20-22页 |
| 第2章 H.264/AVC解码器项目介绍 | 第22-27页 |
| ·H.264/AVC解码器整体架构 | 第22-23页 |
| ·H.264/AVC解码器软硬件功能划分 | 第23-25页 |
| ·H.264/AVC解码器重要功能特性 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 H.264/AVC硬件解码加速器RTL层IP仿真环境 | 第27-52页 |
| ·验证平台整体架构 | 第27-28页 |
| ·测试用例生成流程简介 | 第28-30页 |
| ·测试用例设计说明 | 第30-43页 |
| ·激励文件 | 第30-40页 |
| ·解码参考文件 | 第40-43页 |
| ·Case Generator | 第43-51页 |
| ·目录结构的动态建立 | 第44页 |
| ·数据转换存储整合 | 第44-50页 |
| ·数据输出 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 H.264/AVC硬件解码加速器系统原型验证环境 | 第52-70页 |
| ·硬件环境 | 第52-54页 |
| ·软件环境 | 第54-69页 |
| ·音视频分离器 | 第55-61页 |
| ·音频解码器 | 第61页 |
| ·视频解码器 | 第61-68页 |
| ·视频后处理单元 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第5章 实验结果 | 第70-76页 |
| ·RTL层IP仿真结果 | 第70-73页 |
| ·测试用例 | 第70-72页 |
| ·结果统计 | 第72-73页 |
| ·FPGA验证 | 第73-75页 |
| ·FPGA验证环境 | 第73-74页 |
| ·LCD屏简介 | 第74页 |
| ·结果 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第6章 总结和展望 | 第76-78页 |
| 参考文献 | 第78-81页 |
| 作者在学期间所获得的科研成果 | 第81页 |