小型化数字式频率合成器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究工作的背景与意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-13页 |
| 1.3 本文的主要贡献 | 第13页 |
| 1.4 结构安排 | 第13页 |
| 1.5 本章小结 | 第13-14页 |
| 第二章 频率合成关键技术及软件设计工具 | 第14-38页 |
| 2.1 频率合成及其关键技术 | 第14-35页 |
| 2.1.1 频率合成技术简介及发展 | 第14-19页 |
| 2.1.2 DDS技术 | 第19-27页 |
| 2.1.3 锁相技术 | 第27-35页 |
| 2.2 仿真软件设计工具 | 第35-37页 |
| 2.2.1 电路设计工具 | 第35页 |
| 2.2.2 软件程序设计工具 | 第35-36页 |
| 2.2.3 环路滤波器设计工具 | 第36-37页 |
| 2.2.4 结构设计工具 | 第37页 |
| 2.3 本章小结 | 第37-38页 |
| 第三章 小型化数字式频率合成器的软硬件实现方案 | 第38-47页 |
| 3.1 功能指标要求 | 第38-39页 |
| 3.1.1 功能要求 | 第38页 |
| 3.1.2 指标要求 | 第38-39页 |
| 3.2 小型化数字式设计 | 第39-42页 |
| 3.2.1 方案选取 | 第39-40页 |
| 3.2.2 具体电路组成 | 第40-41页 |
| 3.2.3 指标分析 | 第41-42页 |
| 3.3 软件设计 | 第42-45页 |
| 3.3.1 控制芯片选择 | 第42-43页 |
| 3.3.2 软件设计思路 | 第43-45页 |
| 3.4 结构设计 | 第45页 |
| 3.5 关键技术 | 第45-46页 |
| 3.6 本章小结 | 第46-47页 |
| 第四章 一种小型化数字式频率合成器设计与仿真 | 第47-72页 |
| 4.1 基准信号产生电路设计 | 第47-48页 |
| 4.2 波形产生电路设计 | 第48-61页 |
| 4.2.1 DDS控制芯片简介 | 第48-50页 |
| 4.2.2 波形产生电路硬件设计 | 第50-54页 |
| 4.2.3 波形控制软件设计与仿真 | 第54-61页 |
| 4.3 锁相电路设计 | 第61-69页 |
| 4.3.1 PLL控制芯片简介 | 第62页 |
| 4.3.2 锁相电路硬件设计 | 第62-63页 |
| 4.3.3 环路滤波器设计与仿真 | 第63-66页 |
| 4.3.4 锁相环控制软件设计与仿真 | 第66-69页 |
| 4.4 电源滤波电路设计 | 第69-71页 |
| 4.5 本章小结 | 第71-72页 |
| 第五章 测试结果及改进建议 | 第72-78页 |
| 5.1 测试结果 | 第72-75页 |
| 5.2 以往产品对比 | 第75-76页 |
| 5.3 设计总结及建议 | 第76-77页 |
| 5.3.1 设计总结 | 第76-77页 |
| 5.3.2 改进建议 | 第77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 攻读硕士学位期间取得的成果 | 第83-84页 |
