中子探测的波形数字化技术的研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·探测器技术的发展 | 第10页 |
| ·ADS系统介绍 | 第10-11页 |
| ·中子探测技术研究的基础 | 第11-13页 |
| ·课题研究内容 | 第13-14页 |
| 参考文献 | 第14-16页 |
| 第2章 电荷和时间测量方法 | 第16-44页 |
| ·电荷测量 | 第16-19页 |
| ·电荷-幅度转换(QAC+ADC) | 第16-18页 |
| ·电压灵敏放大 | 第16-17页 |
| ·电荷灵敏放大 | 第17-18页 |
| ·电荷-时间转换(QTC+TDC) | 第18-19页 |
| ·时间测量 | 第19-25页 |
| ·定时甄别方法 | 第19-22页 |
| ·前沿定时 | 第19-20页 |
| ·恒比定时 | 第20-21页 |
| ·过零甄别 | 第21-22页 |
| ·几种定时甄别方法的比较和总结 | 第22页 |
| ·时间数字变换技术 | 第22-25页 |
| ·计数式TDC | 第22-24页 |
| ·时间幅度转换(TAC) | 第24-25页 |
| ·波形数字化技术 | 第25-41页 |
| ·基于FADC的波形数字化技术 | 第26-29页 |
| ·基于SCA的波形数字化技术的应用 | 第29-31页 |
| ·主流的几种SCA芯片介绍 | 第31-41页 |
| ·ATWD | 第32-34页 |
| ·ARS和SAM | 第34-36页 |
| ·LABRADOR | 第36页 |
| ·DRS4 | 第36-40页 |
| ·几种主流SAC芯片的性能比较 | 第40-41页 |
| 参考文献 | 第41-44页 |
| 第3章 波形数字化读出电子学系统 | 第44-66页 |
| ·读出电子学结构 | 第44-46页 |
| ·FEE插件 | 第46-53页 |
| ·电流电压转换电路 | 第46-48页 |
| ·FEE电路设计 | 第48-53页 |
| ·DRS4采样插件 | 第53-64页 |
| ·采样插件的输入缓冲电路 | 第54-58页 |
| ·DRS4采样电容电压的读出 | 第58-60页 |
| ·FPGA的控制逻辑 | 第60-63页 |
| ·DRS4的校准 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 第4章 触发判选插件设计 | 第66-92页 |
| ·触发判选原则 | 第66-67页 |
| ·传统大型探测器的触发系统的介绍 | 第67-71页 |
| ·北京谱仪(BESⅢ)触发判选系统 | 第67-69页 |
| ·A LICE系统触发判选结构 | 第69-70页 |
| ·费米实验室对撞机探测器触发系统和CBM触发系统 | 第70-71页 |
| ·传统触发系统结构的总结 | 第71页 |
| ·触发插件设计与测试 | 第71-89页 |
| ·中子探测器波形数字化系统触发要求 | 第71-73页 |
| ·一级触发存在的不确定延迟 | 第73-75页 |
| ·零随机延迟触发判选电路 | 第75-81页 |
| ·零延迟展宽电路 | 第75-77页 |
| ·零延迟展宽电路与同步接收电路的延迟仿真 | 第77页 |
| ·低且固定延迟加法电路 | 第77-79页 |
| ·加法电路延迟和毛刺仿真 | 第79-81页 |
| ·零随机延迟触发电路总结 | 第81页 |
| ·触发插件结构 | 第81-83页 |
| ·零随机延迟触发电路测试 | 第83-86页 |
| ·触发插件工作性能测试 | 第86-89页 |
| 参考文献 | 第89-92页 |
| 第5章 读出电子学实验测试与分析 | 第92-104页 |
| ·波形数字化系统电子学性能测试 | 第92-95页 |
| ·系统直流噪声、增益和动态范围测试 | 第92-93页 |
| ·系统有效位测试 | 第93-95页 |
| ·波形数字化系统实验测试 | 第95-102页 |
| ·实验测试环境 | 第95-97页 |
| ·波形数据分析 | 第97-102页 |
| 参考文献 | 第102-104页 |
| 第6章 总结和展望 | 第104-106页 |
| ·总结 | 第104页 |
| ·展望 | 第104-105页 |
| 参考文献 | 第105-106页 |
| 附录1 FEE插件照片 | 第106-107页 |
| 附录2 DRS4插件照片 | 第107-109页 |
| 附录3 Trigger插件照片 | 第109-111页 |
| 在读期间发表的学术论文与取得的其他研究成果 | 第111-113页 |
| 致谢 | 第113页 |
