基于FPGA的JPEG图像压缩算法实现

摘要	第1-6页
ABSTRACT	第6-9页
第1章 绪论	第9-16页
·论文背景和意义	第9-10页
·图像压缩编码技术发展	第10-13页
·开发环境介绍	第13-14页
·Quartus II 介绍	第13页
·Verilog HDL 介绍	第13-14页
·FPGA 概述	第14页
·本论文的主要研究内容	第14-15页
·论文结构安排	第15-16页
第2章 JPEG 标准的基本原理	第16-29页
·JPEG 图像压缩简介	第16页
·JPEG 基本模式编码流程	第16-23页
·JPEG 压缩预处理	第16-17页
·DCT 变换	第17-18页
·量化	第18-19页
·Zigzag 排列	第19-20页
·熵编码	第20-23页
·JPEG 文件交换格式	第23-26页
·JPEG 解码概述	第26-28页
·本章小结	第28-29页
第3章 编码器的设计与实现	第29-45页
·系统总体框图	第29页
·NIOS II 软核设计	第29-31页
·组件添加方法	第30-31页
·资源消耗分析	第31页
·NIOS II 程序设计	第31-32页
·编码器的 HDL 设计	第32-43页
·二维 DCT 变换模块	第33-36页
·量化模块	第36-37页
·熵编码模块	第37-40页
·码流组装模块	第40-43页
·本章小结	第43-45页
第4章 编码器各模块测试	第45-62页
·NIOS II 软核部分测试	第45-46页
·编码器模块测试	第46-54页
·DCT 变换模块测试	第46-49页
·量化模块测试	第49-50页
·EOB 标记模块测试	第50-51页
·桶形移位寄存器模块测试	第51-53页
·编码及输出模块整体测试	第53-54页
·JPEG 编码系统整体测试	第54-61页
·本章小结	第61-62页
结论	第62-63页
参考文献	第63-67页
致谢	第67页