| 摘要 | 第1-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-26页 |
| ·DSP 片外访存技术概述 | 第12-19页 |
| ·DDR SDRAM 与 SDRAM | 第12-14页 |
| ·DDR 2 SDRAM | 第14-16页 |
| ·DDR 3 SDRAM | 第16-18页 |
| ·DDR 的发展现状与趋势 | 第18页 |
| ·DDR2 SDRAM 的一般结构 | 第18-19页 |
| ·DDR2 SDRAM 的基本操作与读写时序 | 第19-22页 |
| ·基本命令与操作 | 第19-21页 |
| ·对 DDR2 SDRAM 的读写操作时序 | 第21-22页 |
| ·相关研究 | 第22-23页 |
| ·课题的来源、目标及研究意义 | 第23-24页 |
| ·本文所做的工作 | 第24-25页 |
| ·论文的组织结构 | 第25-26页 |
| 第二章 YHFT-Matrix 处理器中的 DDR2 接口 | 第26-41页 |
| ·YHFT-Matrix 的总体结构 | 第26-27页 |
| ·YHFT-Matrix 的 DDR2 接口 | 第27-40页 |
| ·DDR2 控制器总体结构与寄存器信息 | 第28-37页 |
| ·PHY 层总体结构 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第三章 EMIF 对片内访问 DDR2 请求的处理机制 | 第41-62页 |
| ·YHFT-Matrix 的外部存储器接口（EMIF） | 第41-45页 |
| ·EMIF 的 CE0 空间控制寄存器（CE0CTL） | 第43-44页 |
| ·EMIF CE 空间控制寄存器（CExCTL） | 第44-45页 |
| ·DMA 请求处理机制 | 第45-51页 |
| ·与 DMA 的通信协议 | 第45-48页 |
| ·通信协议转换机制 | 第48-49页 |
| ·DMA 缓冲模块接口速率分析及修改 | 第49-51页 |
| ·L1D 请求处理机制 | 第51-53页 |
| ·与 L1D 的通信协议 | 第51-52页 |
| ·通信协议转换机制 | 第52-53页 |
| ·L1P 请求处理机制 | 第53-54页 |
| ·与 L1P 的通信协议 | 第53页 |
| ·通信协议转换机制 | 第53-54页 |
| ·AXI 协议转接桥 | 第54-59页 |
| ·总体架构 | 第54-55页 |
| ·AXI 主机模块的设计 | 第55-57页 |
| ·异步 FIFO 的设计 | 第57-59页 |
| ·EMIF 内部仲裁机制 | 第59-60页 |
| ·异步存储器控制部件 | 第60页 |
| ·本章小结 | 第60-62页 |
| 第四章 DDR2 硬核连接设计与实现 | 第62-68页 |
| ·DDR2 硬核内部具体连接关系 | 第62-63页 |
| ·DDR2 PHY 层的通路连接方法 | 第63-65页 |
| ·数据通路(Bytelane)连接方法 | 第63-64页 |
| ·命令通路(CMDlane)连接方法 | 第64-65页 |
| ·DDR2 硬核的实现 | 第65-67页 |
| ·后端版图 | 第65-66页 |
| ·DDR2 测试板 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 DDR2 的验证与测试 | 第68-77页 |
| ·DDR2 的验证 | 第68-73页 |
| ·验证方法及验证策略 | 第68-69页 |
| ·DDR2 的验证实施 | 第69-73页 |
| ·DDR2 的测试 | 第73-75页 |
| ·测试的方法及策略 | 第73-74页 |
| ·DDR2 测试的实施 | 第74-75页 |
| ·DDR2 SDRAM 接口阻抗调整 | 第75页 |
| ·本章小结 | 第75-77页 |
| 第六章 总结及工作展望 | 第77-79页 |
| ·论文总结 | 第77-78页 |
| ·工作展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
