| 摘要 | 第1-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| ·研究背景与意义 | 第12-15页 |
| ·研究背景 | 第12-14页 |
| ·研究意义 | 第14-15页 |
| ·YHFT-Matrix DSP 体系结构 | 第15-18页 |
| ·内核结构 | 第15-17页 |
| ·数据通路 | 第17-18页 |
| ·本文研究的主要内容 | 第18-19页 |
| ·论文的组织结构 | 第19-20页 |
| 第二章 YHFT-Matrix 处理器 BP 部件的设计 | 第20-39页 |
| ·BP 部件概要设计 | 第20-21页 |
| ·指令编码格式设计 | 第20页 |
| ·BP 部件整体结构 | 第20-21页 |
| ·40 位 SIMD 移位器设计 | 第21-29页 |
| ·移位器的相关研究 | 第21-26页 |
| ·SIMD 移位器功能及指令设计 | 第26-27页 |
| ·SIMD 移位器的结构设计 | 第27-29页 |
| ·位处理单元设计 | 第29-35页 |
| ·位处理单元概述 | 第29-30页 |
| ·位处理单元功能及指令设计 | 第30-32页 |
| ·位处理单元的结构设计 | 第32-35页 |
| ·打包解包单元设计 | 第35-38页 |
| ·打包与解包指令的相关研究 | 第35页 |
| ·YHFT-Matrix DSP 打包解包指令描述 | 第35-37页 |
| ·打包解包单元的结构设计 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第三章 YHFT-Matrix 处理器 Shuffle 单元的设计 | 第39-52页 |
| ·Shuffle 单元的相关研究 | 第39-41页 |
| ·Shuffle 单元的指令设计 | 第41-46页 |
| ·shuffle 指令编码格式 | 第41-43页 |
| ·shuffle 指令汇编格式 | 第43页 |
| ·混洗模式的配置 | 第43-46页 |
| ·Shuffle 单元的结构设计 | 第46-49页 |
| ·shuffle 单元的总体结构设计 | 第46-47页 |
| ·主控逻辑设计 | 第47-49页 |
| ·shuffle 单元性能分析 | 第49-51页 |
| ·混洗模式表示效率分析 | 第49-50页 |
| ·应用程序分析 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 YHFT-Matrix DSP BP 部件及 shuffle 单元的模拟验证 | 第52-64页 |
| ·模拟的流程与验证周期 | 第52-54页 |
| ·RTL 模拟 | 第53页 |
| ·综合后模拟 | 第53-54页 |
| ·布图后模拟 | 第54页 |
| ·模拟验证的层次 | 第54-56页 |
| ·模块级验证 | 第55页 |
| ·芯片级验证 | 第55-56页 |
| ·系统级验证 | 第56页 |
| ·BP 部件和 shuffle 单元的模拟验证 | 第56-62页 |
| ·BP 部件和 shuffle 单元的模拟验证方案 | 第56-57页 |
| ·BP 部件和 shuffle 单元测试向量的开发 | 第57-59页 |
| ·BP 部件和 shuffle 单元的验证过程 | 第59-62页 |
| ·验证过程中发现并解决的问题 | 第62页 |
| ·BP 部件和 shuffle 单元的其它验证方法 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 YHFT-Matrix 处理器 BP 部件及 shuffle 单元的综合优化和芯片测试 | 第64-72页 |
| ·BP 部件及 shuffle 单元的综合与优化 | 第64-69页 |
| ·综合策略与约束 | 第64-66页 |
| ·BP 单元及 shuffle 单元的综合与优化设计 | 第66-69页 |
| ·BP 部件及 shuffle 单元的综合优化结果 | 第69-70页 |
| ·shuffle 单元硬件实现开销 | 第69-70页 |
| ·BP 部件的硬件开销 | 第70页 |
| ·YHFT-Matrix DSP 芯片测试 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 结束语 | 第72-74页 |
| ·本文工作总结 | 第72页 |
| ·未来工作展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 作者在读期间取得的学术成果 | 第78页 |
