基于不同域的流水线ADC数字校准方法的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-15页 |
| 第一章 引言 | 第15-21页 |
| ·研究意义 | 第15-16页 |
| ·国内外研究现状 | 第16-20页 |
| ·校准算法综述 | 第16-18页 |
| ·校准后台技术综述 | 第18-19页 |
| ·小结 | 第19-20页 |
| ·论文目的与结构 | 第20-21页 |
| 第二章 ADC 及 LMS 算法理论 | 第21-31页 |
| ·流水线 ADC 结构 | 第21-22页 |
| ·ADC 误差来源分析 | 第22-24页 |
| ·ADC 性能判断指标 | 第24-30页 |
| ·指标介绍 | 第24-28页 |
| ·理想情况下 ADC 的性能仿真结果 | 第28-30页 |
| ·LMS 算法原理 | 第30页 |
| ·本章小结 | 第30-31页 |
| 第三章 基于二进制域的自适应步长盲均衡校准方法 | 第31-48页 |
| ·传统误差建模中的不足 | 第31-32页 |
| ·误差建模及整体结构 | 第32-37页 |
| ·基本误差建模 | 第33-34页 |
| ·随机误差建模 | 第34-37页 |
| ·改进的自适应步长校准算法 | 第37-40页 |
| ·后台技术 | 第40-41页 |
| ·校准结构 | 第41页 |
| ·仿真与性能分析 | 第41-47页 |
| ·与传统方法的对比仿真 | 第42-44页 |
| ·本次误差条件下的性能仿真 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 基于概率域的改进盲均衡校准方法 | 第48-79页 |
| ·概率域计算简介 | 第48-51页 |
| ·概率域设计历史回顾 | 第48-49页 |
| ·概率域设计基本原理 | 第49-51页 |
| ·概率域计算单元设计面临的问题 | 第51页 |
| ·数值域转换方法 | 第51-53页 |
| ·利用比较器产生比特流 | 第52页 |
| ·利用交织产生比特流 | 第52-53页 |
| ·概率域中基本计算单元的设计 | 第53-68页 |
| ·反相器设计 | 第53-54页 |
| ·乘法单元设计 | 第54-60页 |
| ·加法单元设计 | 第60-66页 |
| ·计算单元级联对精度的影响讨论 | 第66-68页 |
| ·基于概率域的校准电路设计 | 第68-75页 |
| ·基于确定比特流的设计思路及误差分析 | 第68-70页 |
| ·校准算法的设计 | 第70页 |
| ·基于概率域的校准电路总体结构 | 第70-71页 |
| ·关键模块设计 | 第71-74页 |
| ·后台校准技术 | 第74-75页 |
| ·仿真与性能分析 | 第75-78页 |
| ·本章小结 | 第78-79页 |
| 第五章 电路实现与性能分析 | 第79-101页 |
| ·电路实现方案选择 | 第79-80页 |
| ·电路总体结构及细节说明 | 第80-85页 |
| ·电路总体结构 | 第80-81页 |
| ·电路细节描述 | 第81-85页 |
| ·设计指标与接口说明 | 第85-86页 |
| ·电路设计指标 | 第85页 |
| ·顶层模块接口定义 | 第85-86页 |
| ·工作流程及基于 FPGA 的原型设计与验证 | 第86-91页 |
| ·校准工作流程 | 第86页 |
| ·基于 FPGA 的原型设计与验证 | 第86-91页 |
| ·基于 SMIC 0.13um 工艺的芯片设计 | 第91-99页 |
| ·0.13um 工艺芯片设计难点 | 第91-92页 |
| ·0.13um 工艺芯片设计流程 | 第92-93页 |
| ·芯片设计结果 | 第93-95页 |
| ·验证结果 | 第95-99页 |
| ·本章小结 | 第99-101页 |
| 第六章 总结与展望 | 第101-103页 |
| ·总结 | 第101-102页 |
| ·展望 | 第102-103页 |
| 致谢 | 第103-104页 |
| 参考文献 | 第104-111页 |
| 个人简历 | 第111-112页 |
| 攻读硕士期间的研究成果 | 第112-113页 |
