YHFT-QBASE RapidIO接口的设计与实现
| 摘要 | 第1-11页 |
| Abstract | 第11-13页 |
| 第一章 绪论 | 第13-21页 |
| ·嵌入式系统互连研究 | 第13-18页 |
| ·总线技术概述 | 第13-14页 |
| ·新型总线技术比较 | 第14-16页 |
| ·RapidIO互连技术概述 | 第16-18页 |
| ·课题背景 | 第18页 |
| ·主要工作 | 第18-19页 |
| ·本文的组织结构 | 第19-21页 |
| 第二章 SRIO的总体结构 | 第21-33页 |
| ·YHFT-QBASE系统互连需求 | 第21-22页 |
| ·YHFT-QBASE总体结构概述 | 第21页 |
| ·YHFT-QBASE对SRIO的设计需求 | 第21-22页 |
| ·RapidIO接口规范研究 | 第22-31页 |
| ·RapidIO逻辑层协议 | 第24-27页 |
| ·RapidIO传输层协议 | 第27-28页 |
| ·RapidIO物理层协议 | 第28-31页 |
| ·SRIO的总体方案设计 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 AMBA-SRIO桥的设计 | 第33-48页 |
| ·AMBA-SRIO桥的总体结构 | 第33-34页 |
| ·AXI接口模块设计 | 第34-39页 |
| ·AXI接口的事务传输 | 第35-36页 |
| ·AXI接口通道定义 | 第36-38页 |
| ·接口信号时序 | 第38-39页 |
| ·APB接口模块设计 | 第39-41页 |
| ·控制和状态寄存器及门铃模块设计 | 第41-42页 |
| ·AXI-RIO模块设计 | 第42-44页 |
| ·RIO-AXI模块设计 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 SRIO协议层的逻辑设计 | 第48-66页 |
| ·逻辑层设计 | 第48-51页 |
| ·发送方逻辑层设计 | 第48-49页 |
| ·接收方逻辑层设计 | 第49-51页 |
| ·物理层设计 | 第51-65页 |
| ·发送方物理层逻辑设计 | 第51-58页 |
| ·接收方物理层逻辑设计 | 第58-60页 |
| ·流量控制 | 第60-61页 |
| ·错误管理 | 第61页 |
| ·端口初始化 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 SerDes IP核的分析与集成 | 第66-82页 |
| ·SerDes技术原理 | 第66-70页 |
| ·SerDes概述 | 第66-67页 |
| ·CDR技术原理 | 第67-70页 |
| ·SerDes IP核功能概述 | 第70-76页 |
| ·XAUI PHY的功能模块 | 第71-73页 |
| ·XAYU PHY的接口信号 | 第73-76页 |
| ·XAUI PHY在SRIO中的集成 | 第76-79页 |
| ·XAUI PHY的行为级模拟 | 第79-81页 |
| ·本章总结 | 第81-82页 |
| 第六章设计验证和综合 | 第82-93页 |
| ·验证方法和策略 | 第82-84页 |
| ·验证方法 | 第82页 |
| ·SRIO验证策略 | 第82-84页 |
| ·模块和部件级模拟验证 | 第84-85页 |
| ·系统级模拟验证和分析 | 第85-91页 |
| ·系统级验证内容 | 第85-86页 |
| ·系统级验证结果和分析 | 第86-91页 |
| ·SRIO逻辑综合 | 第91-92页 |
| ·本章小结 | 第92-93页 |
| 结束语 | 第93-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-99页 |
| 作者在学期间取得的学术成果 | 第99页 |
