I/O多路由复用的8位微处理器的设计

摘要	第1-5页
Abstract	第5-6页
目录	第6-8页
1 绪论	第8-16页
·课题的背景和研究的意义	第8-14页
·本文的结构	第14-16页
2 8 位微处理器系统的结构模型	第16-22页
·8 位微处理器的系统模型	第16-18页
·WISHBONE 总线的结构模型	第18-20页
·MCU 核的结构模型	第20-21页
·本章小结	第21-22页
3 各总线功能部件的结构原理及接口设计	第22-42页
·I~2S 结构模型及接口设计	第22-26页
·SPI 结构模型和接口设计	第26-32页
·UART 结构模型及接口设计	第32-37页
·I~2C 结构模型及接口设计	第37-41页
·本章小结	第41-42页
4 其它功能部件的模型及功能实现	第42-55页
·PWM 模块的模型及设计	第42-44页
·TIMER 模块的模型及设计	第44-47页
·INT 中断控制器模块的模型及设计	第47-51页
·PMC 时钟控制模块的模型及设计	第51-54页
·本章小结	第54-55页
5 管脚的路由控制算法的设计	第55-62页
·路由的关键问题	第55-56页
·管脚路由算法的原理及实现	第56-61页
·本章小结	第61-62页
6 结论与展望	第62-64页
致谢	第64-65页
参考文献	第65-68页