数字化测速测距接收机中的超窄带锁相环研究
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究背景 | 第8-9页 |
| ·国内外相关研究 | 第9-10页 |
| ·本文的主要工作及结构安排 | 第10-12页 |
| 第二章 测速测距接收机相关理论 | 第12-20页 |
| ·速度测量原理 | 第12-14页 |
| ·多普勒效应 | 第12-13页 |
| ·单程非相干多普勒 | 第12页 |
| ·双程相干多普勒 | 第12-13页 |
| ·多普勒频率提取与测量 | 第13-14页 |
| ·距离测量原理 | 第14-18页 |
| ·测距原理公式 | 第14页 |
| ·侧音测距原理 | 第14-17页 |
| ·侧音测距参数设定 | 第17-18页 |
| ·速测距接收机整体架构 | 第18-20页 |
| 第三章 锁相环相关理论 | 第20-33页 |
| ·锁相环组成及工作原理 | 第20-24页 |
| ·锁相环工作原理 | 第20-22页 |
| ·鉴相器 | 第22-23页 |
| ·环路滤波器 | 第23页 |
| ·压控振荡器 | 第23-24页 |
| ·锁相环模型与参数 | 第24-30页 |
| ·锁相环数学模型 | 第24-27页 |
| ·描述锁相环的参数 | 第27-29页 |
| ·参数的计算 | 第29-30页 |
| ·锁相环的噪声性能 | 第30-33页 |
| 第四章 数字化超窄带锁相环设计与仿真 | 第33-55页 |
| ·锁相环主要模块及设计 | 第33-43页 |
| ·数字化锁相环模型建立 | 第33-34页 |
| ·数字下变频 | 第34-36页 |
| ·数控振荡器设计 | 第36-38页 |
| ·FIR滤波与抽取 | 第38-40页 |
| ·FIR滤波器设计 | 第38-40页 |
| ·抽取设计 | 第40页 |
| ·鉴相器设计 | 第40-41页 |
| ·环路滤波器设计 | 第41-43页 |
| ·锁相环参数设计与性能检验方法 | 第43-45页 |
| ·锁相环参数设计 | 第43-44页 |
| ·锁相环性能检验方法 | 第44-45页 |
| ·锁相环性能仿真和分析 | 第45-55页 |
| ·锁相环的仿真模型 | 第45-46页 |
| ·仿真中的经验处置 | 第46-47页 |
| ·锁相环的仿真结果及性能分析 | 第47-55页 |
| ·FIR滤波性能 | 第47-48页 |
| ·环路滤波器系数与环路带宽关系 | 第48页 |
| ·锁相环锁定状态下性能 | 第48-50页 |
| ·失锁状态锁相环情况与失锁检验 | 第50-52页 |
| ·超窄带锁相环仿真情况 | 第52-55页 |
| 第五章 超窄带锁相环FPGA实现 | 第55-75页 |
| ·FPGA介绍与Xilinx设计流程 | 第55-58页 |
| ·FPGA介绍 | 第55-56页 |
| ·Xilinx设计流程 | 第56-58页 |
| ·测速测距接收机结构 | 第58-61页 |
| ·测速测距接收机硬件组成 | 第58-59页 |
| ·测速测距接收机各部分通信 | 第59-61页 |
| ·数字化超窄带锁相环实现 | 第61-73页 |
| ·锁相环实现中的经验处置 | 第61-62页 |
| ·时钟信号产生 | 第62页 |
| ·数字下变频模块 | 第62-65页 |
| ·数控振荡器模块 | 第65-66页 |
| ·鉴相器模块 | 第66-69页 |
| ·复数乘法器实现 | 第66-67页 |
| ·基于Cordic算法的反正切鉴相器实现 | 第67-69页 |
| ·环路滤波器模块 | 第69-70页 |
| ·环路滤波器实现 | 第69-70页 |
| ·环路滤波器系数计算 | 第70页 |
| ·数据统计模块 | 第70-72页 |
| ·数据的截位与格式转换 | 第72-73页 |
| ·锁相环FPGA原理图 | 第73-75页 |
| 第六章 测试与结果分析 | 第75-82页 |
| ·硬件实物照片 | 第75-76页 |
| ·锁相环测试情况 | 第76-81页 |
| ·锁相环测试结果 | 第81-82页 |
| 第七章 总结与展望 | 第82-84页 |
| ·全文总结 | 第82页 |
| ·下一步工作 | 第82-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-87页 |
| 附录 研究生在读期间发表文章情况 | 第87页 |
