| 摘要 | 第1-5页 |
| Abstract | 第5-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题背景 | 第12-14页 |
| ·边界扫描测试技术的基本思想 | 第13页 |
| ·边界扫描技术的特点和优势 | 第13-14页 |
| ·边界扫描测试技术的应用及国内外发展现状分析 | 第14-15页 |
| ·本课题的意义 | 第15-16页 |
| ·工作内容、难点及论文结构安排 | 第16-17页 |
| 第二章 USB 总线协议与边界扫描测试技术 | 第17-32页 |
| ·USB 总线技术的应用及发展 | 第17-24页 |
| ·USB 的通信模式 | 第18页 |
| ·USB 的数据传输及其类型 | 第18-22页 |
| ·USB 设备列举 | 第22-24页 |
| ·边界扫描测试技术 | 第24-31页 |
| ·边界扫描测试系统原理图 | 第24-25页 |
| ·测试存取通道 | 第25-26页 |
| ·TAP 控制器 | 第26-27页 |
| ·寄存器 | 第27-29页 |
| ·操作方式 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 配置接口电路和开发板的设计方案分析 | 第32-41页 |
| ·现有的USB 配置接口电路设计方案分析 | 第32-33页 |
| ·对可编程逻辑器件配置编程过程的体系结构 | 第33-36页 |
| ·数据信号在编程配置过程中的通信方式 | 第33-34页 |
| ·对可编程逻辑器件配置编程过程的体系结构 | 第34-36页 |
| ·本设计系统结构及各模块划分 | 第36-40页 |
| ·配置接口电路与FPGA 实验开发板系统结构 | 第36-37页 |
| ·USB 模块功能模型 | 第37页 |
| ·JTAG 模块功能模型 | 第37-39页 |
| ·配置工具对目标器件配置过程及内部通信机制研究方案 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 对FPGA 编程配置过程时序分析 | 第41-60页 |
| ·对FPGA 编程与配置的概念 | 第41-42页 |
| ·Altera 器件编程模式介绍 | 第42-45页 |
| ·被动串行(PS)方式 | 第42-44页 |
| ·主动串行（AS）方式 | 第44页 |
| ·JTAG 方式 | 第44-45页 |
| ·CycloneII 器件的JTAG 指令 | 第45-46页 |
| ·EP2C5 简介 | 第46-47页 |
| ·EP2C5 配置过程 | 第47-59页 |
| ·识别USB 下载接口电路 | 第50-51页 |
| ·测试BST 电路 | 第51-55页 |
| ·下载编程数据 | 第55-56页 |
| ·内建自测试 | 第56-58页 |
| ·校验器件的IDCODE 和返回 | 第58页 |
| ·EP2C5 配置过程总结 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 接口及开发板各模块设计与仿真 | 第60-73页 |
| ·JTAG 模块设计实现 | 第60-68页 |
| ·JTAG 模块使用的CPLD 简介 | 第60页 |
| ·CPLD 同其他模块接口的连接 | 第60-61页 |
| ·JTAG 配置接口模块的硬件描述语言实现 | 第61-68页 |
| ·USB 模块设计实现 | 第68-72页 |
| ·FT245BM 介绍 | 第68-71页 |
| ·USB 模块电路原理图设计 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 测试与验证 | 第73-82页 |
| ·测试方案 | 第73-74页 |
| ·测试环境 | 第74-75页 |
| ·硬件测试 | 第75-77页 |
| ·测试USB 控制芯片 | 第75-77页 |
| ·在QuartusII 中识别USB 配置接口电路 | 第77页 |
| ·下载验证 | 第77-80页 |
| ·下载验证的方案 | 第77-78页 |
| ·使用设计的USB 配置接口电路配置目标器件 | 第78-80页 |
| ·兼容性和稳定性测试 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 第七章 结论和展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-85页 |
| 个人简历及在校期间研究成果 | 第85-86页 |