基于FPGA的DAB信道编码器输入接口的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·数字音频广播概述 | 第7-9页 |
| ·数字音频广播（DAB）发射机总体结构 | 第9-10页 |
| ·本论文的意义和主要任务 | 第10-11页 |
| 第二章 DAB信道编码器输入接口总体概述 | 第11-15页 |
| ·DAB信道编码器输入接口功能 | 第11页 |
| ·ETS300799 标准 | 第11-15页 |
| ·逻辑帧格式 | 第11-12页 |
| ·物理帧格式 | 第12-13页 |
| ·E1 两兆帧 | 第13-15页 |
| 第三章 硬件平台的设计 | 第15-26页 |
| ·HDB3 解码的硬件电路设计和实现 | 第15-16页 |
| ·PLD(可编程逻辑器件)的硬件平台 | 第16-18页 |
| ·PLD的结构和原理 | 第16-18页 |
| ·选择CPLD还是FPGA | 第18页 |
| ·FPGA开发 | 第18-24页 |
| ·CycloneⅡ FPGA器件 | 第18-21页 |
| ·EP2C20F484C8 芯片配置 | 第21-24页 |
| ·硬件开发环境 | 第24-26页 |
| ·硬件开发环境Prote1995E | 第24-25页 |
| ·印刷电路板开发的基本步骤 | 第25页 |
| ·设计中需要注意的几个问题 | 第25-26页 |
| 第四章 输入接口各模块实现算法的分析与设计 | 第26-53页 |
| ·本论文输入接口示意图 | 第26页 |
| ·HDB3 解码介绍 | 第26-27页 |
| ·HDB3 码 | 第26-27页 |
| ·HDB3 码型应用的意义 | 第27页 |
| ·HDB3 码在本论文中的应用 | 第27页 |
| ·同步信息提取和串并转换模块算法分析与设计 | 第27-34页 |
| ·几个重要的概念 | 第28-29页 |
| ·算法分析与设计 | 第29-32页 |
| ·串/并转换简介 | 第32-33页 |
| ·硬件结构示意图 | 第33页 |
| ·本论文中帧同步的意义 | 第33-34页 |
| ·解交织算法分析与设计 | 第34-36页 |
| ·交织规律 | 第34-35页 |
| ·解交织规律 | 第35-36页 |
| ·解交织器的硬件结构示意图 | 第36页 |
| ·RS解码模块算法分析和设计 | 第36-53页 |
| ·RS编码算法的分析和设计 | 第37-41页 |
| ·RS解码算法分析与设计 | 第41-50页 |
| ·有限域中的基本算术运算 | 第50-53页 |
| 第五章 系统软件的设计和实现 | 第53-67页 |
| ·软件开发环境 | 第53-56页 |
| ·QuartusⅡ | 第53-55页 |
| ·VHDL语言 | 第55-56页 |
| ·同步字节提取与串并转换的设计和实现 | 第56-59页 |
| ·设计示意图 | 第56-58页 |
| ·仿真图 | 第58-59页 |
| ·解交织器的设计和编程实现 | 第59-62页 |
| ·解交织器设计示意图 | 第59-60页 |
| ·解交织仿真图 | 第60-62页 |
| ·RS解码器的设计和实现 | 第62-66页 |
| ·RS解码器的顶层模块 | 第62-63页 |
| ·构成RS解码器的各个模块 | 第63-65页 |
| ·解RS码仿真图 | 第65-66页 |
| ·整体调试结论 | 第66-67页 |
| 结束语 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 科研情况说明 | 第70-71页 |
| 致谢 | 第71页 |
