面向多核处理器的H.264并行编码研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·课题研究背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·主要工作 | 第11-12页 |
| ·本文组织结构 | 第12-13页 |
| 第二章 H.264 编码标准概述及CUDA 简介 | 第13-25页 |
| ·H.264 编码标准简介 | 第13-19页 |
| ·帧间预测 | 第14-17页 |
| ·帧内预测 | 第17-18页 |
| ·DCT 变换和量化 | 第18页 |
| ·熵编码 | 第18页 |
| ·去块滤波 | 第18-19页 |
| ·CUDA 简介 | 第19-24页 |
| ·CUDA 编程模型 | 第20-22页 |
| ·CUDA 编程的优势和劣势 | 第22-23页 |
| ·CUDA 平台的性能简介 | 第23-24页 |
| ·小结 | 第24-25页 |
| 第三章 X264 视频编码器剖析 | 第25-34页 |
| ·X264 编码器 | 第25-32页 |
| ·X264 各功能块的耗时分析及运算特点 | 第32-33页 |
| ·小结 | 第33-34页 |
| 第四章 H.264 编码器并行化设计 | 第34-52页 |
| ·整像素运动估计的并行化设计 | 第34-40页 |
| ·4×4 块SAD 值的并行化设计 | 第35-36页 |
| ·计算 MV 预测值的并行化设计 | 第36-38页 |
| ·计算宏块其他type 的匹配误差值 | 第38-39页 |
| ·计算每个宏块的最佳划分方式 | 第39-40页 |
| ·分数像素运动估计的并行化设计 | 第40-44页 |
| ·分数像素插值计算 | 第40-42页 |
| ·分数像素运动估计的误差匹配 | 第42-43页 |
| ·分数像素运动估计的并行化设计 | 第43-44页 |
| ·运动补偿和残差计算的并行化设计 | 第44-45页 |
| ·对于B 帧的特别处理 | 第45-47页 |
| ·变换和量化的并行化设计 | 第47-50页 |
| ·重建参考帧的并行化设计 | 第50页 |
| ·小结 | 第50-52页 |
| 第五章 H.264 编码并行化在CUDA 中实现 | 第52-66页 |
| ·整像素运动估计的并行化实现 | 第52-59页 |
| ·4×4 块的SAD 并行化实现 | 第54-56页 |
| ·并行化求最小值 | 第56页 |
| ·计算 MV 的预测值 | 第56-57页 |
| ·计算其它类型的误差匹配值 | 第57-58页 |
| ·确定宏块的最佳划分 | 第58-59页 |
| ·分像素运动估计的并行实现 | 第59-62页 |
| ·对于 B 帧的不同实现 | 第62页 |
| ·运动补偿和残差计算 | 第62-63页 |
| ·对残差变换和量化及重建帧 | 第63-64页 |
| ·小结 | 第64-66页 |
| 第六章 系统测试 | 第66-71页 |
| 第七章 结论 | 第71-72页 |
| ·本文总结 | 第71页 |
| ·存在的问题与不足 | 第71页 |
| ·工作展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-77页 |
