电子式互感器合并单元（MU）的研究与设计
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-16页 |
| ·课题的研究背景及意义 | 第11-12页 |
| ·国内外电子式互感器的研究现状 | 第12-14页 |
| ·国外电子式互感器的研究与应用 | 第12-14页 |
| ·国内电子式互感器的研究与应用 | 第14页 |
| ·课题来源与研究内容 | 第14-16页 |
| 第2章 电子式互感器的原理及结构 | 第16-26页 |
| ·引言 | 第16页 |
| ·电子式互感器的工作原理 | 第16-18页 |
| ·无源型电子式互感器 | 第17页 |
| ·有源型电子式互感器 | 第17-18页 |
| ·电子式互感器的整体结构 | 第18-24页 |
| ·传感头 | 第20-22页 |
| ·高压侧数据采集系统 | 第22-23页 |
| ·光纤传输及接口 | 第23-24页 |
| ·电源供能装置 | 第24页 |
| ·低压侧合并单元 | 第24页 |
| ·小结 | 第24-26页 |
| 第3章 合并单元的研究与分析 | 第26-33页 |
| ·引言 | 第26页 |
| ·相关通讯标准的介绍 | 第26-29页 |
| ·IEC 60044-8 标准 | 第26-28页 |
| ·IEC 61850 标准 | 第28-29页 |
| ·合并单元的定义 | 第29-30页 |
| ·合并单元的通信特点 | 第30-31页 |
| ·合并单元的功能划分 | 第31-32页 |
| ·合并单元的技术难点 | 第32页 |
| ·小结 | 第32-33页 |
| 第4章 合并单元数据还原模块的设计 | 第33-51页 |
| ·引言 | 第33页 |
| ·FPGA/CPLD 的应用 | 第33-38页 |
| ·FLEX 10K 系列芯片介绍 | 第34-35页 |
| ·VHDL 硬件描述语言 | 第35-37页 |
| ·FPGA/CPLD 的逻辑设计 | 第37-38页 |
| ·解码校验模块 | 第38-42页 |
| ·曼码解码模块的实现 | 第38-41页 |
| ·CRC校验模块的实现 | 第41-42页 |
| ·同步功能模块 | 第42-48页 |
| ·同步的定义与内容 | 第42-43页 |
| ·合并单元同步信号1 的实现 | 第43-45页 |
| ·合并单元同步信号2 的实现 | 第45-46页 |
| ·同步信号异常时的处理 | 第46页 |
| ·软件仿真与分析 | 第46-48页 |
| ·数据排序模块 | 第48-50页 |
| ·FIFO 的原理介绍 | 第48-49页 |
| ·FIFO 电路的仿真与分析 | 第49-50页 |
| ·小结 | 第50-51页 |
| 第5章 合并单元数据处理模块的设计 | 第51-70页 |
| ·引言 | 第51页 |
| ·DSP概述 | 第51-53页 |
| ·数据处理模块的实现 | 第53-69页 |
| ·数字滤波器的研究 | 第53-55页 |
| ·数字滤波器的设计 | 第55-57页 |
| ·均方根值及相位的计算 | 第57-61页 |
| ·相位补偿 | 第61-64页 |
| ·组帧编码 | 第64-69页 |
| ·小结 | 第69-70页 |
| 第6章 合并单元数据输出模块的设计 | 第70-78页 |
| ·引言 | 第70页 |
| ·数字输出的标准额定值 | 第70-71页 |
| ·数据输出模块的实现 | 第71-77页 |
| ·RTL8019AS 以太网控制器 | 第71-74页 |
| ·数据输出电路的设计 | 第74-77页 |
| ·小结 | 第77-78页 |
| 结论 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 附录 A（攻读学位期间所发表的学术论文目录） | 第84-85页 |
| 致谢 | 第85页 |
