| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-10页 |
| 1 绪 论 | 第10-16页 |
| ·扩频通信技术介绍 | 第10-11页 |
| ·扩频通信技术的原理 | 第10页 |
| ·扩频通信技术的特点 | 第10-11页 |
| ·问题的提出及意义 | 第11-12页 |
| ·国内外研究现状 | 第12-13页 |
| ·论文的研究内容 | 第13-14页 |
| ·论文的章节安排 | 第14-16页 |
| 2 自适应干扰抑制技术研究 | 第16-24页 |
| ·时域窄带干扰抑制技术 | 第16-19页 |
| ·自适应线性预测滤波 | 第16-17页 |
| ·自适应非线性预测滤波 | 第17-19页 |
| ·变换域窄带干扰抑制技术 | 第19-22页 |
| ·频域陷波技术 | 第19-21页 |
| ·小波包变换滤波技术 | 第21-22页 |
| ·一种新颖的基于 DFT 的时域窄带干扰陷波技术 | 第22-23页 |
| ·本章小节 | 第23-24页 |
| 3 基于 DSSS 系统的自适应陷波器方案设计及论证 | 第24-30页 |
| ·系统方案设计 | 第24-26页 |
| ·系统原理图 | 第24页 |
| ·系统工作原理 | 第24-25页 |
| ·系统工作频率的确定 | 第25页 |
| ·等效处理思想及其依据 | 第25-26页 |
| ·系统方案正确性论证 | 第26-29页 |
| ·信号模型 | 第26-27页 |
| ·等效处理思想的验证 | 第27-28页 |
| ·干扰抑制效果的仿真 | 第28-29页 |
| ·本章小节 | 第29-30页 |
| 4 可调参数陷波器的研究及其 FPGA 实现 | 第30-43页 |
| ·直接型 IIR 数字陷波器 | 第30-33页 |
| ·IIR 数字陷波器的设计 | 第30-31页 |
| ·IIR 陷波器系数的量化 | 第31-33页 |
| ·基于外差调制的陷波器 | 第33-42页 |
| ·数字外差滤波器的研究 | 第33-36页 |
| ·数字外差滤波器实现陷波的原理 | 第36-41页 |
| ·高速 IIR 滤波器的设计及其 FPGA 实现 | 第41-42页 |
| ·本章小节 | 第42-43页 |
| 5 频谱分析单元的 FPGA 实现 | 第43-52页 |
| ·FFT 算法的选取 | 第43页 |
| ·按频率抽取的基-2 FFT 算法 | 第43-44页 |
| ·N 点复数 FFT 计算 2N 点实数 DFT 的算法 | 第44-45页 |
| ·FFT 处理器的 FPGA 实现 | 第45-50页 |
| ·加窗处理运算 | 第45-46页 |
| ·FFT 的 FPGA 实现框图 | 第46页 |
| ·地址产生单元电路 | 第46-48页 |
| ·蝶形运算单元电路 | 第48-49页 |
| ·旋转因子的生成 | 第49页 |
| ·求复数模值算法 | 第49-50页 |
| ·FFT 正确性验证 | 第50-51页 |
| ·FFT 处理器的工作频率及占用资源情况 | 第51页 |
| ·本章小节 | 第51-52页 |
| 6 DSP 控制单元的设计与实现 | 第52-58页 |
| ·N-SIGMA 窄带干扰门限算法 | 第52-55页 |
| ·DSP 控制单元的设计 | 第55-56页 |
| ·本章小节 | 第56-58页 |
| 7 数字接口电路设计 | 第58-62页 |
| ·冗余符号位消除电路的设计 | 第58-59页 |
| ·QPSK 信号数字 IQ 分路的实现 | 第59-61页 |
| ·本章小节 | 第61-62页 |
| 8 系统硬件电路设计及测试结果 | 第62-68页 |
| ·中频放大电路设计 | 第62页 |
| ·高速 AD 中频采样电路设计 | 第62-63页 |
| ·可编程逻辑器件配置电路设计 | 第63-65页 |
| ·TMS320VC5410 DSP 程序加载电路设计 | 第65-66页 |
| ·电源电路设计 | 第66-67页 |
| ·系统测试结果 | 第67页 |
| ·本章小节 | 第67-68页 |
| 9 结 论 | 第68-70页 |
| 致 谢 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 附录 1: 作者攻读硕士学位期间参加科研与完成的论文情况 | 第75-76页 |
| 附录 2: “中频自适应干扰抑制陷波器”实物图 | 第76-77页 |
