基于FPGA的数字中频收发信机的设计与实现
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-13页 |
| 1 引言 | 第13-17页 |
| ·课题研究的目的和意义 | 第13-14页 |
| ·论文的主要结构和作者在论文中的工作 | 第14-17页 |
| ·论文的主要结构 | 第15页 |
| ·作者在论文中的工作 | 第15-17页 |
| 2 发射机的设计与实现 | 第17-31页 |
| ·发射机功能单元 | 第17-27页 |
| ·信源比特序列的产生 | 第17-18页 |
| ·符号映射 | 第18页 |
| ·补0内插与成型滤波 | 第18-21页 |
| ·二次内插 | 第21-23页 |
| ·NCO产生数字木振 | 第23-24页 |
| ·数字混频器 | 第24页 |
| ·DAC输出 | 第24-27页 |
| ·发射机硬件设计与FPGA实现 | 第27-31页 |
| ·发射机设计参数 | 第27页 |
| ·硬件平台 | 第27页 |
| ·信息源硬件实现 | 第27页 |
| ·符号映射硬件实现 | 第27-28页 |
| ·补0内插硬件实现 | 第28页 |
| ·成型滤波器硬件实现 | 第28-29页 |
| ·二次内插硬件实现 | 第29页 |
| ·混频器硬件实现 | 第29-30页 |
| ·NCO硬件实现 | 第30-31页 |
| 3 接收机的设计与实现 | 第31-65页 |
| ·接收机要解决的问题 | 第31-33页 |
| ·接收机同步 | 第31-32页 |
| ·实际中遇到的问题 | 第32页 |
| ·解决同步问题的方法 | 第32-33页 |
| ·接收机结构及同步算法 | 第33-49页 |
| ·理想接收机结构 | 第33-35页 |
| ·实际中采用的接收机结构 | 第35页 |
| ·三种典型接收机结构及同步算法 | 第35-49页 |
| ·接收机硬件设计与FPGA实现 | 第49-65页 |
| ·接收信号参数 | 第49页 |
| ·硬件平台 | 第49页 |
| ·第一类接收机的FPGA实现 | 第49-55页 |
| ·第二类接收机的FPGA实现 | 第55-58页 |
| ·第三类接收机的FPGA实现 | 第58-65页 |
| 4 硬件测试 | 第65-79页 |
| ·发射机测试 | 第65-73页 |
| ·发射信号波形及功率谱观测1(无模拟滤波器) | 第66-69页 |
| ·发射信号波形及功率谱观测2(有模拟滤波器) | 第69-72页 |
| ·发射机参数测试1(无模拟滤波器) | 第72-73页 |
| ·发射机参数测试2(有模拟滤波器) | 第73页 |
| ·接收机测试 | 第73-78页 |
| ·第一类接收机同步效果观测 | 第75-76页 |
| ·第二类接收机同步效果观测 | 第76-77页 |
| ·第三类接收机同步效果观测 | 第77页 |
| ·接收机同步性能测试 | 第77-78页 |
| ·测试结果 | 第78-79页 |
| 5 结论 | 第79-80页 |
| ·课题总结 | 第79页 |
| ·进一步的工作 | 第79-80页 |
| 参考文献 | 第80-81页 |
| 作者简历 | 第81-83页 |
| 学位论文数据集 | 第83页 |
