| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题背景 | 第9-10页 |
| ·课题相关技术的发展现状 | 第10-12页 |
| ·FPGA 的快速发展对系统设计的影响 | 第10-11页 |
| ·数字信号处理硬件系统发展现状 | 第11页 |
| ·用FPGA 搭建信号处理系统特点 | 第11-12页 |
| ·本文的主要研究内容 | 第12-13页 |
| 第2章 通用实时信号处理系统方案设计 | 第13-21页 |
| ·基于FPGA 通用实时信号处理系统的基本要求 | 第13页 |
| ·多FPGA 并行模块设计方案 | 第13-17页 |
| ·多FPGA 并行模块网络构成模型 | 第13-15页 |
| ·本系统中多FPGA 的网络构成模型 | 第15-16页 |
| ·通用实时信号处理系统模型方案 | 第16-17页 |
| ·FPGA 芯片的选择 | 第17-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 系统接口设计 | 第21-37页 |
| ·FPGA 核心板接口设计 | 第21-34页 |
| ·FPGA 核心板结构 | 第21-22页 |
| ·FPGA 配置方式选择 | 第22-28页 |
| ·DDR2 SDRAM 接口设计 | 第28-30页 |
| ·外部I/O 接口设计 | 第30-33页 |
| ·其他接口设计 | 第33-34页 |
| ·底板接口模块设计 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 系统电源设计 | 第37-47页 |
| ·系统功耗估计 | 第37-39页 |
| ·FPGA 功耗估计 | 第37-38页 |
| ·DDR2 SDRAM 功耗估计 | 第38页 |
| ·其他部分功耗估计 | 第38-39页 |
| ·系统整体功耗估计 | 第39页 |
| ·电源设计方案 | 第39-46页 |
| ·5V 电源设计方案 | 第40-43页 |
| ·0.9V VTT 与0.9V VREF 电源设计方案 | 第43页 |
| ·1.2V 与1.8V 电源设计方案 | 第43-44页 |
| ·3.3V 电源设计方案 | 第44-45页 |
| ·2.5V 电源设计方案 | 第45-46页 |
| ·电源散热设计 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第5章 信号完整性设计与分析 | 第47-67页 |
| ·信号完整性的基本概念 | 第47-53页 |
| ·传输线的基本概念 | 第47-50页 |
| ·信号反射与电阻端接 | 第50-52页 |
| ·信号串扰与导线间距 | 第52-53页 |
| ·信号完整性设计与分析常用工具 | 第53-54页 |
| ·HyperLynx 信号完整性仿真工具 | 第53-54页 |
| ·Polar Si9000 阻抗计算工具 | 第54页 |
| ·PCB 信号完整性设计 | 第54-62页 |
| ·PCB 板层堆叠与阻抗匹配 | 第54-58页 |
| ·PCB 布局方案 | 第58-60页 |
| ·PCB 布线方案 | 第60-62页 |
| ·信号完整性仿真验证 | 第62-66页 |
| ·IBIS 模型概述 | 第62-63页 |
| ·顶板间LVDS 仿真结果 | 第63页 |
| ·DDR2 仿真结果 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 第6章 系统验证及应用 | 第67-85页 |
| ·核心板间高速通道的验证 | 第67-72页 |
| ·验证模型 | 第67-68页 |
| ·LVDS 中DDR 传输技术 | 第68-69页 |
| ·LVDS 传输的验证 | 第69-72页 |
| ·DDR2 SDRAM 控制器设计 | 第72-75页 |
| ·DDR2 控制器设计原理 | 第72-74页 |
| ·DDR2 控制器的实现 | 第74-75页 |
| ·系统的应用 | 第75-83页 |
| ·应用板接口设计 | 第76-81页 |
| ·应用板部分逻辑设计 | 第81-82页 |
| ·FPGA 内嵌微处理器设计 | 第82-83页 |
| ·本章小结 | 第83-85页 |
| 结论 | 第85-87页 |
| 参考文献 | 第87-90页 |
| 攻读硕士学位期间所发表的学术论文 | 第90-91页 |
| 致谢 | 第91页 |