| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·论文研究背景和意义 | 第10-11页 |
| ·水下应答器的国内外现状 | 第11-13页 |
| ·水下应答器的工作原理及研究重点和难点 | 第13-15页 |
| ·本文主要研究内容 | 第15-16页 |
| 第2章 系统方案论证 | 第16-25页 |
| ·应答器硬件总体方案 | 第16-17页 |
| ·系统硬件方案 | 第17-19页 |
| ·系统工作方案确定 | 第17-18页 |
| ·主处理器的选择 | 第18-19页 |
| ·系统软件方案 | 第19-24页 |
| ·应答器技术指标 | 第19页 |
| ·使用应答器的优点 | 第19页 |
| ·定位解算方法 | 第19-21页 |
| ·定位误差分析 | 第21-24页 |
| ·降低系统的功耗及增强系统可靠性 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第3章 水下应答器的系统硬件设计 | 第25-50页 |
| ·引言 | 第25页 |
| ·系统硬件结构 | 第25-26页 |
| ·模拟部分 | 第26-31页 |
| ·前置放大电路的设计 | 第26-27页 |
| ·射随电路的设计 | 第27页 |
| ·带通滤波电路的设计 | 第27-28页 |
| ·后置放大电路的设计 | 第28页 |
| ·收发合置 | 第28-29页 |
| ·光耦隔离电路 | 第29-31页 |
| ·基于 TMS320VC5509A的数字处理器平台 | 第31-47页 |
| ·应答器数字处理平台框图 | 第31-32页 |
| ·TMS320VC5509A简介 | 第32-38页 |
| ·FLASH | 第38-41页 |
| ·SRAM | 第41-42页 |
| ·CPLD | 第42-43页 |
| ·CODEC | 第43-45页 |
| ·数字电源设计 | 第45-47页 |
| ·硬件设计及调试中应注意的问题 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 水下应答器的软件设计和系统实现 | 第50-59页 |
| ·引言 | 第50页 |
| ·数字处理系统中的 DSP软件设计 | 第50-56页 |
| ·C语言开发 C5000系列 DSP程序的语法介绍 | 第50-51页 |
| ·DSP软件流程图 | 第51页 |
| ·DSP系统初始化 | 第51-53页 |
| ·工作状态软件设计 | 第53-54页 |
| ·VC5509A的自举引导 | 第54-56页 |
| ·数字处理系统中的 CPLD软件设计 | 第56-57页 |
| ·FLASH的读写时序 | 第56-57页 |
| ·CODEC控制时序 | 第57页 |
| ·实际效果 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第63-64页 |
| 致谢 | 第64-65页 |
| 附录 | 第65页 |