| 中文摘要 | 第1-9页 |
| ABSTRACT | 第9-11页 |
| 第一章 绪论 | 第11-20页 |
| ·IC设计概述 | 第11-17页 |
| ·世界集成电路产业结构发展历程 | 第11-13页 |
| ·IC技术的发展现状 | 第13-14页 |
| ·一个典型的芯片设计流程 | 第14-17页 |
| ·JPEG2000的IC设计国内外研究现状 | 第17-18页 |
| ·论文的主要内容与章节安排 | 第18-20页 |
| 第二章 JPEG2000静态图像压缩标准简介 | 第20-34页 |
| ·JPEG2000的诞生 | 第20-22页 |
| ·JPEG标准及其缺陷 | 第20-21页 |
| ·新标准JPEG2000的制定 | 第21-22页 |
| ·JPEG2000新特征 | 第22-24页 |
| ·JPEG2000标准组成部分 | 第24-25页 |
| ·JPEG2000编解码系统结构 | 第25-31页 |
| ·JPEG2000编解码系统组成 | 第25-26页 |
| ·预处理 | 第26-27页 |
| ·离散小波变换 | 第27-29页 |
| ·最优截断的嵌入式块编码算法 | 第29-31页 |
| ·位平面编码 | 第31-34页 |
| ·编码过程概述 | 第31-32页 |
| ·代码块内的扫描模式 | 第32-33页 |
| ·重要性状态 | 第33-34页 |
| 第三章 位平面编码器的VLSI系统设计 | 第34-54页 |
| ·位平面编码器的设计思想与系统架构 | 第34-36页 |
| ·设计思想 | 第34-35页 |
| ·系统架构 | 第35-36页 |
| ·四种编码操作的硬件电路设计 | 第36-42页 |
| ·零编码电路 | 第37-39页 |
| ·符号编码电路 | 第39-41页 |
| ·幅度细化编码电路 | 第41-42页 |
| ·三个通道编码模块的设计 | 第42-49页 |
| ·重要性传播通道 | 第43-45页 |
| ·幅度细化通道 | 第45-46页 |
| ·清除通道 | 第46-49页 |
| ·存储器模块 | 第49-52页 |
| ·幅度位存储器、已访问状态存储器、已细化状态存储器 | 第50页 |
| ·符号存储器和重要性状态存储器 | 第50-52页 |
| ·寄存器模块 | 第52-53页 |
| ·系统工作过程 | 第53-54页 |
| 第四章 HDL代码实现 | 第54-64页 |
| ·硬件设计语言Verilog HDL | 第54-55页 |
| ·仿真 | 第55-61页 |
| ·Testbench文件 | 第55-58页 |
| ·仿真波形 | 第58-61页 |
| ·IP核的FPGA验证 | 第61-64页 |
| ·FPGA简介 | 第62页 |
| ·基于FPGA的验证平台 | 第62-63页 |
| ·验证结果及性能分析 | 第63-64页 |
| 第五章 总结与展望 | 第64-66页 |
| ·本文的工作总结 | 第64-65页 |
| ·今后工作的展望 | 第65-66页 |
| 参考文献 | 第66-71页 |
| 致谢 | 第71-72页 |
| 攻读硕士学位期间科研成果及参与项目 | 第72-74页 |
| 学位论文评阅及答辩情况表 | 第74页 |