基于自主IP的SpaceWire网络测试系统开发
| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题的目的与意义 | 第12-13页 |
| ·课题主要内容 | 第13页 |
| ·论文章节组织 | 第13-16页 |
| 第二章 课题前期调研 | 第16-28页 |
| ·SpaceWire规范介绍 | 第16-23页 |
| ·物理层(Physical Level) | 第16-18页 |
| ·信号层(Signal Level) | 第18-19页 |
| ·字符层(Character Level) | 第19-20页 |
| ·交换层(Exchange Level) | 第20-23页 |
| ·数据包层(Packet Level) | 第23页 |
| ·网络层(Network Level) | 第23页 |
| ·PCI总线简介 | 第23页 |
| ·现有SpaceWire测试设备比较 | 第23-28页 |
| ·4Links | 第24页 |
| ·STAR-Dundee | 第24-26页 |
| ·Dynamic Engineering | 第26页 |
| ·Microtel | 第26-28页 |
| 第三章 硬件系统设计与实现 | 第28-56页 |
| ·硬件电路设计与实现 | 第28-33页 |
| ·硬件系统原理及实现 | 第28-30页 |
| ·芯片 | 第30-32页 |
| ·系统电源 | 第32-33页 |
| ·FPGA功能设计与实现 | 第33-55页 |
| ·SpaceWire Codec | 第35-39页 |
| ·控制器模块（PPU） | 第36-37页 |
| ·定时器 | 第37页 |
| ·发送模块 | 第37-38页 |
| ·接收模块 | 第38-39页 |
| ·时钟管理 | 第39-44页 |
| ·发送时钟tx-clk和全局时钟gclk的实现 | 第41-43页 |
| ·接收时钟rx-clk的实现 | 第43-44页 |
| ·复位 | 第44-45页 |
| ·DPRAM控制模块 | 第45-51页 |
| ·中断 | 第46页 |
| ·地址空间划分 | 第46-47页 |
| ·RAM读写、使能 | 第47-51页 |
| ·寄存器 | 第51-52页 |
| ·PCI读写逻辑 | 第52-55页 |
| ·本章小结 | 第55-56页 |
| 第四章 软件系统设计与实现 | 第56-70页 |
| ·软件功能及开发工具介绍 | 第56-57页 |
| ·PCI驱动实现 | 第57-59页 |
| ·应用控制软件 | 第59-69页 |
| ·功能介绍 | 第59-61页 |
| ·启动PCI配置 | 第61-64页 |
| ·发送命令 | 第64-65页 |
| ·读状态显示 | 第65页 |
| ·接收数据 | 第65-67页 |
| ·发送数据 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 系统验证 | 第70-84页 |
| ·FPGA仿真 | 第70-71页 |
| ·PCI接口验证 | 第71-73页 |
| ·软件验证 | 第73-75页 |
| ·软件、硬件联合验证 | 第75-82页 |
| ·系统中Codec正确性验证 | 第75-78页 |
| ·A、B系统点对点测试 | 第78-82页 |
| ·验证结果 | 第82-84页 |
| 第六章 课题总结与展望 | 第84-86页 |
| ·课题总结 | 第84页 |
| ·课题展望 | 第84-86页 |
| 参考文献 | 第86-88页 |
| 攻读硕士期间发表的论文 | 第88-90页 |
| 致谢 | 第90页 |
