雷达成像处理机的仿真平台设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第13-14页 |
缩略语对照表 | 第14-18页 |
第一章 绪论 | 第18-22页 |
1.1 研究背景及意义 | 第18页 |
1.2 高速信号采集回放技术的发展现状 | 第18-20页 |
1.3 论文内容与安排 | 第20-22页 |
第二章 雷达成像处理机的仿真平台方案设计 | 第22-36页 |
2.1 系统指标分析与方案设计 | 第22-25页 |
2.1.1 系统主要指标 | 第22-23页 |
2.1.2 系统总体方案设计 | 第23页 |
2.1.3 雷达信号采集回放板卡方案设计 | 第23-25页 |
2.2 高速ADC相关理论 | 第25-28页 |
2.2.1 带通信号采样理论 | 第25-26页 |
2.2.2 ADC的量化噪声及其动态性能 | 第26-28页 |
2.3 高速DAC相关理论 | 第28-32页 |
2.3.1 DAC工作原理 | 第28-29页 |
2.3.2 插值型DAC | 第29-32页 |
2.3.3 高速DAC器件性能参数 | 第32页 |
2.4 基于JESD204B的高速数据传输技术 | 第32-35页 |
2.4.1 JESD204B协议介绍 | 第32-33页 |
2.4.2 JESD204B链路设计要点 | 第33-34页 |
2.4.3 JESD204B链路建立过程 | 第34-35页 |
2.5 本章小结 | 第35-36页 |
第三章 核心板硬件电路设计 | 第36-64页 |
3.1 器件选型与原理图设计 | 第36-55页 |
3.1.1 主要器件选型 | 第36-40页 |
3.1.2 A/D采样模块设计 | 第40-42页 |
3.1.3 D/A回放模块设计 | 第42-44页 |
3.1.4 时钟模块设计 | 第44-46页 |
3.1.5 DDR3模块设计 | 第46-48页 |
3.1.6 存储模块设计 | 第48-49页 |
3.1.7 PCIe接口设计 | 第49页 |
3.1.8 电源模块设计 | 第49-55页 |
3.2 板卡PCB设计 | 第55-60页 |
3.2.1 PCB层叠设计 | 第55-56页 |
3.2.2 PCB布局设计 | 第56-57页 |
3.2.3 PCB布线设计 | 第57-60页 |
3.3 硬件电路功能测试 | 第60-63页 |
3.3.1 电源模块测试 | 第60-61页 |
3.3.2 时钟模块测试 | 第61-62页 |
3.3.3 存储模块测试 | 第62-63页 |
3.4 本章小结 | 第63-64页 |
第四章 FPGA逻辑设计 | 第64-84页 |
4.1 芯片寄存器配置逻辑设计 | 第65-71页 |
4.1.1 LMK04821寄存器配置 | 第66-67页 |
4.1.2 AD9680寄存器配置 | 第67-69页 |
4.1.3 DAC39J84寄存器配置 | 第69-71页 |
4.2 基于JESD204B的高速收发逻辑设计 | 第71-76页 |
4.2.1 JESD204 IP核应用介绍 | 第71-73页 |
4.2.2 JESD204B IP核配置逻辑设计 | 第73-75页 |
4.2.3 数据处理模块设计 | 第75-76页 |
4.3 DDR3存储逻辑设计 | 第76-80页 |
4.3.1 MIG IP核应用 | 第77-79页 |
4.3.2 DDR3读写控制模块设计 | 第79-80页 |
4.4 PCI-Express高速传输逻辑设计 | 第80-83页 |
4.4.2 基于PIO的PCIe逻辑设计 | 第81页 |
4.4.3 基于DMA的PCIe逻辑设计 | 第81-83页 |
4.5 本章小结 | 第83-84页 |
第五章 系统指标测试 | 第84-100页 |
5.1 采样模块测试 | 第86-94页 |
5.1.1 ADC有效位数与同步性能测试 | 第86-89页 |
5.1.2 采样模块功能测试 | 第89-94页 |
5.2 信号仿真模块测试 | 第94-99页 |
5.2.1 DAC性能指标测试 | 第94-96页 |
5.2.2 仿真块功能测试 | 第96-99页 |
5.3 本章小结 | 第99-100页 |
第六章 总结与展望 | 第100-102页 |
6.1 工作总结 | 第100页 |
6.2 工作展望 | 第100-102页 |
参考文献 | 第102-106页 |
致谢 | 第106-108页 |
作者简介 | 第108-109页 |